高电子迁移率晶体管及其制作方法技术

本发明专利技术公开一种高电子迁移率晶体管及其制作方法，其中该高电子迁移率晶体管包含一氮化镓层，一氮化铝镓层设置于氮化镓层上，一栅极设置于氮化铝镓层上，栅极包含一P型氮化镓层和一萧基接触层，其中P型氮化镓层接触萧基接触层，并且P型氮化镓层的上表面完全重叠萧基接触层的下表面，一保护层覆盖氮化铝镓层和栅极，一源极电极设置于栅极的一侧、穿透保护层并且接触氮化铝镓层，一漏极电极设置于栅极的另一侧、穿透保护层并且接触氮化铝镓层以及一栅极电极设置于栅极的正上方、穿透保护层并且接触萧基接触层。且接触萧基接触层。且接触萧基接触层。

【技术实现步骤摘要】
高电子迁移率晶体管及其制作方法


[0001]本专利技术涉及一种在P型氮化镓层上设置萧基接触(schottky contact)层的高电子迁移率晶体管及其制作方法。

技术介绍

[0002]III
‑
V族半导体化合物由于其半导体特性而可应用于形成许多种类的集成电路装置，例如高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobility transistor，HEMT)。在高电子迁移率晶体管中，两种不同能带隙(band
‑
gap)的半导体材料是结合而于结(junction)形成异质结(heterojunction)而为载流子提供通道。近年来，氮化镓系列的材料由于拥有较宽能隙与饱和速率高的特点而适合应用于高功率与高频率产品。氮化镓系列的高电子迁移率晶体管由材料本身的压电效应产生二维电子气(two
‑
dimensional electron gas,2DEG)，相较于传统晶体管，高电子迁移率晶体管的电子速度及密度均较高，故可用以增加切换速度。
[0003]然而在制作栅极电极时，需要对设置在P型氮化镓上的保护层进行蚀刻，以形成栅极电极接触孔，由于蚀刻时使用P型氮化镓为停止层，因此会降低P型氮化镓中的镁掺质的活性，造成P型氮化镓效能降低，并且因为栅极电极接触孔需预留对准误差余裕(window)，因此后续形成的在栅极电极和P型氮化镓之间的萧基接触面积较小，造成栅极电极和P型氮化镓之间的阻值无法降低到预期值。

技术实现思路

[0004]有鉴于此，本专利技术提出一种高电子迁移率晶体管及其制作方法以解决上述问题。
[0005]根据本专利技术的一优选实施例，一种高电子迁移率晶体管包含一氮化镓层，一氮化铝镓层设置于氮化镓层上，一栅极设置于氮化铝镓层上，栅极包含一P型氮化镓层和一萧基接触层，其中P型氮化镓层接触萧基接触层，并且P型氮化镓层的上表面完全重叠萧基接触层的下表面，一保护层覆盖氮化铝镓层和栅极，一源极电极设置于栅极的一侧、穿透保护层并且接触氮化铝镓层，一漏极电极设置于栅极的另一侧、穿透保护层并且接触氮化铝镓层以及一栅极电极设置于栅极的正上方、穿透保护层并且接触萧基接触层。
[0006]根据本专利技术的一优选实施例，一种高电子迁移率晶体管的制作方法包含依序形成一氮化镓层、一氮化铝镓层、一P型氮化镓层和一萧基接触层，其中萧基接触层接触P型氮化镓层，接着进行一蚀刻制作工艺以氮化铝镓层为停止层，蚀刻萧基接触层和P型氮化镓层以形成一栅极，其中P型氮化镓层接触萧基接触层，并且P型氮化镓层的上表面完全重叠萧基接触层的下表面，然后形成一保护层覆盖栅极和氮化铝镓层，接着蚀刻保护层以在保护层中形成二个第一接触孔位于栅极二侧，之后形成一源极电极和一漏极电极分别位于各个第一接触孔中，在形成源极电极和漏极电极之后，蚀刻保护层以在保护层中形成一个第二接触孔位于栅极正上方，最后形成一栅极电极位于第二接触孔中并且接触萧基接触层。
[0007]为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配
合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本专利技术加以限制者。
附图说明
[0008]图1至图7为本专利技术的一优选实施例所绘示的高电子迁移率晶体管的制作方法的示意图；
[0009]图8为本专利技术的一示范例所绘示的高电子迁移率晶体管的示意图。
[0010]主要元件符号说明
[0011]10:基底
[0012]12:缓冲层堆叠层
[0013]14:氮化镓层
[0014]16:氮化铝镓层
[0015]18:P型氮化镓层
[0016]20:萧基接触层
[0017]22:图案化掩模
[0018]24:栅极
[0019]24a:栅极
[0020]26:蚀刻制作工艺
[0021]28:保护层
[0022]30:图案化掩模
[0023]32:第一接触孔
[0024]34:源极电极
[0025]36:漏极电极
[0026]38:图案化掩模
[0027]40:第二接触孔
[0028]42:栅极电极
[0029]44:二维电子气
[0030]100:高电子迁移率晶体管
[0031]200:高电子迁移率晶体管
[0032]W1:第一宽度
[0033]W2:第二宽度
具体实施方式
[0034]图1至图7为根据本专利技术的一优选实施例所绘示的高电子迁移率晶体管的制作方法。
[0035]如图1所示，首先提供一基底10，基底10包含蓝宝石基底、SiC基底或硅基底。根据本专利技术的优选实施例，基底10为具有(1,1,1)晶面的硅基底。然后在基底10上形成一缓冲层堆叠层12，缓冲层堆叠层12包含氮化铝、氮化镓、氮化铝镓或是其它III
‑
V族化合物层，缓冲层堆叠层12较佳包含多层材料层。之后在缓冲层堆叠层12上依序形成一氮化镓层14、一氮
化铝镓层16、一P型氮化镓层18和一萧基接触层20，萧基接触层20接触P型氮化镓层18。萧基接触层20包含功函数小于P型氮化镓层18的金属、功函数小于P型氮化镓层18的金属化合物或功函数小于P型氮化镓层18的合金。此外，萧基接触层20的功函数小于较佳小于6.1电子伏特(eV)，举例而言，萧基接触层20可以包含TiN、TiW、TaN、Al、Ti、Mo、Au、W、Ni、Pd、Ta、Re、Ru、Pt或Co。
[0036]如图2所示，形成一图案化掩模22覆盖萧基接触层20定义出栅极24的位置，之后进行一蚀刻制作工艺26以氮化铝镓层16为停止层并且以图案化掩模22为掩模蚀刻萧基接触层20和P型氮化镓层18以形成一栅极24，由于萧基接触层20和P型氮化镓层18使用同一个图案化掩模22进行蚀刻，所以由朝向基底10上表面的方向观之，萧基接触层20完全重叠P型氮化镓层18，也就是说P型氮化镓层18的上表面完全重叠萧基接触层20的下表面。
[0037]此外，在蚀刻制作工艺26中先利用一第一蚀刻剂蚀刻萧基接触层20，再用一第二蚀刻剂蚀刻P型氮化镓层18，也就是说萧基接触层20和P型氮化镓层18使用不同的蚀刻剂。蚀刻制作工艺26可以包含干蚀刻、湿蚀刻或是干蚀刻和湿蚀刻轮流进行，也就是说萧基接触层20可以使用干蚀刻或湿蚀刻进行图案化，P型氮化镓层18也可以使用干蚀刻或湿蚀刻进行图案化，只要使用适当的蚀刻剂即可。第一蚀刻剂包含含氟气体、含氯气体、BCl3/Cl2气体、CHF3气体或HCl/H2O2/H2O溶液，第二蚀刻剂包含KOH/乙二醇溶液、HCl/H2O溶液、含氟气体、含氯气体、BCl3/SF6气体、Cl2/Ar/O2气体、Cl2/N2气体、N2/Cl2/O2气体或Cl2/Ar气体。举例而言，在蚀刻制作工艺26时，先以干蚀刻通入BCl3/Cl2气体作为蚀刻剂，蚀刻萧基接触层20，在萧基本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高电子迁移率晶体管，其特征在于，包含：氮化镓层；氮化铝镓层，设置于该氮化镓层上；栅极，设置于该氮化铝镓层上，该栅极包含P型氮化镓层和萧基接触(schottky contact)层，其中该P型氮化镓层接触该萧基接触层，并且该P型氮化镓层的上表面完全重叠该萧基接触层的下表面；保护层，覆盖该氮化铝镓层和该栅极；源极电极，设置于该栅极的一侧、穿透该保护层并且接触该氮化铝镓层；漏极电极，设置于该栅极的另一侧、穿透该保护层并且接触该氮化铝镓层；以及栅极电极，设置于该栅极的正上方、穿透该保护层并且接触该萧基接触层。2.如权利要求1所述的高电子迁移率晶体管，其中该萧基接触层包含功函数小于该P型氮化镓层的金属、功函数小于该P型氮化镓层的金属化合物或功函数小于该P型氮化镓层的合金。3.如权利要求1所述的高电子迁移率晶体管，其中该萧基接触层的功函数小于6.1电子伏特(eV)。4.如权利要求1所述的高电子迁移率晶体管，其中该萧基接触层包含TiN、TiW、TaN、Al、Ti、Mo、Au、W、Ni、Pd、Ta、Re、Ru、Pt或Co。5.如权利要求1所述的高电子迁移率晶体管，其中该萧基接触层的厚度大于50埃。6.如权利要求1所述的高电子迁移率晶体管，其中该萧基接触层和该P型氮化镓层接触的表面具有第一宽度，该栅极电极和该萧基接触层接触的表面具有第二宽度，该第二宽度小于该第一宽度。7.如权利要求1所述的高电子迁移率晶体管，其中该栅极电极包含Al、Cu或Ti，该源极电极和该漏极电极各自包含Al、Cu、Ti或TiN。8.如权利要求1所述的高电子迁移率晶体管，其中该保护层包含氮化硅或氧化铝。9.如权利要求1所述的高电子迁移率晶体管，其中该保护层覆盖部分的该栅极的上表面。10.一种高电子迁移率晶体管的制作方法，包含：依序形成氮化镓层、氮化铝镓层、P型氮化镓层和萧基接触层，其中该萧基接触层接触该P型氮化镓层；进行蚀刻制作工艺以该氮化铝镓层为停止层，蚀刻该萧基接触层和该P型氮化镓层以形成栅极，其中该P型氮化镓层接触该萧基接触层，并且该P型氮化镓层的上表面完全重叠该萧基接触层的下表面...

【专利技术属性】
技术研发人员：江怀慈，林胜豪，詹逸群，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：