具有增强的高频性能的金属氧化物半导体场效应晶体管及其制造方法技术

本发明专利技术为具有增强的高频性能的金属氧化物半导体场效应晶体管及其制造方法。一种具有增强的高频性能的横向扩散金属氧化物半导体(LDMOS)器件，包括具有第一导电类型的半导体衬底、在衬底上形成的具有第二导电类型的掺杂漂移区、在掺杂漂移区内形成的具有第一导电类型的体区域。具有第二导电类型的源极区域和漏极区域分别形成为靠近该体区域和掺杂漂移区的上表面，并相互横向隔开。第一绝缘层形成于该体区域和掺杂漂移区上。包含多个栅极段的栅极区域形成于该第一绝缘层上。每个栅极段通过布置在相邻栅极段之间的第二层绝缘层彼此横向隔开。相邻栅极段之间的间距控制为第二绝缘层厚度的因变量，且第一和第二绝缘层的厚度被独立地控制。独立地控制。独立地控制。

【技术实现步骤摘要】
具有增强的高频性能的金属氧化物半导体场效应晶体管及其制造方法


[0001]本专利技术总体上涉及电气、电子和计算机领域，更具体地，涉及金属氧化物半导体场效应晶体管器件和制造方法。

技术介绍

[0002]现代无线通信电路和其他高速系统对例如在微波频率下工作的功率放大器和开关电路的功率和线性性能提出了极其苛刻的要求。这些日益严格的功率和线性要求使得高频、大功率电路元件的设计具有挑战性。硅横向扩散金属氧化物半导体(LDMOS)功率晶体管在过去几年中在此类应用中占据主导地位。然而，随着此类器件的可操作性日益接近极限，亟需其他半导体材料和/或器件结构来满足下一代无线技术的高功率和高线性要求。
[0003]众所周知，在LDMOS器件中采用场板结构。场板本质上是所述栅极在LDMOS器件中漂移区上的延伸。通常由多晶硅形成的场板不仅可以提高LDMOS器件的击穿电压，而且可以抑制表面状态，这可显著作用于器件的功率性能。大的栅极多晶硅面积还有助于在LDMOS器件的导通状态期间在场板下方的漂移区中积累电子，从而降低器件中的导通电阻(R
DS
on)。
[0004]遗憾的是，尽管传统MOSFET器件中的场板结构有助于改善某些器件性能指标(例如，通过局部调制电场来提高器件的击穿电压)，但器件的栅极和漂移区之间增加的重叠会引入不受欢迎的从漏极到栅极的寄生反馈电容(C
gd
)，也称为米勒电容。更具体地说，从电路的角度来看，场板充当栅极到漏极的反馈电容器，该反馈电容器在器件的输入和输出端提供额外的信号调制。这种寄生反馈电容不受欢迎地影响器件的整体高频性能，特别是在高速开关应用中，这至少部分是由于通过反馈路径提供的额外相位变化，并且还导致器件中的大功率损耗。因此，高频应用要求LDMOS器件具有尽可能小的栅漏电容C
gd
。

技术实现思路

[0005]本专利技术如一个或多个实施方式所示，有益地提供了一种用于高频LDMOS器件的增强型栅极结构，以及制造这种器件的方法。这种栅极结构有利地与现有的互补金属氧化物半导体(CMOS)制造技术兼容，并且不依赖于使用昂贵且复杂的工艺或深奥的材料，例如以双硅化物栅极结构为例，以实现器件的高频性能的显著提高。此外，本专利技术的实施方式有利地实现增强的高频性能，例如通过降低栅极电荷(Q
g
)和/或降低栅极
‑
漏极电容(C
gd
)，而同时不会明显降低器件中的击穿电压和/或导通电阻(R
DS
on)。
[0006]根据本专利技术的一个实施方式，一种具有增强的高频性能的LDMOS器件包括具有第一导电类型的半导体衬底、具有第二导电类型的掺杂漂移区，形成于至少一部分衬底上；具有第一导电类型的体区域，形成于所述掺杂漂移区中且靠近所述掺杂漂移区的上表面。所述第二导电类型在极性上与所述第一导电类型相反。具有第二导电类型的源极区域和漏极区域，各自形成于靠近所述体区域和掺杂漂移区的上表面并且彼此横向间隔开。第一绝缘层形成于至少一部分的所述体区域的上表面和所述掺杂漂移区的上表面上。所述LDMOS器
件还包括栅极结构，包括形成于所述第一绝缘层的上表面上的多个栅极段。每个所述栅极段通过设置在相邻栅极段之间的第二绝缘层彼此横向隔开。相邻栅极段之间的间距控制为所述第二绝缘层厚度的因变量，且所述第一和第二绝缘层的厚度被独立地控制。
[0007]根据本专利技术的一个实施方式，一种制造具有增强的高频性能的LDMOS器件的方法包括：形成具有第一导电类型的半导体衬底；在至少一部分衬底上形成具有第二导电类型的掺杂漂移区，所述第二导电类型在极性上与所述第一导电类型相反；在掺杂漂移区中靠近掺杂漂移区上表面处形成具有第一导电类型的体区域；在靠近所述体区域和所述掺杂漂移区的上表面处各自形成具有第二导电类型的源极区域和漏极区域，并且彼此横向间隔开；在至少一部分所述体区域的上表面和所述掺杂漂移区的上表面上形成第一绝缘层；在所述第一绝缘层的上表面上形成包括多个栅极段的栅极结构，每个所述栅极段通过设置在相邻栅极段之间的第二绝缘层彼此横向隔开；和根据所述第二绝缘层的厚度控制相邻栅极段之间的间距，所述第一和第二绝缘层的厚度被独立地控制。
[0008]本专利技术的技术可以提供实质性的有益的技术效果。仅作为示例而非限制地，根据本专利技术的一个或多个实施方式的LDMOS器件可以提供以下优点中的至少一个或多个：
[0009]·
较低的通态电阻R
DS
‑
on
；
[0010]·
降低寄生电容，包括栅极到漏极电容C
gd
；
[0011]·
降低开关损耗；
[0012]·
更高频率的应用；
[0013]·
兼容标准的CMOS制造工艺技术和材料；
[0014]·
C
gd
的降低得到较低的栅极噪声，因此更好地降低了穿通风险。
[0015]下面结合附图对示意性实施方式进行详细说明，对本专利技术的特性和优点予以进一步阐明。
附图说明
[0016]以下附图仅作为示例且不受限制进行示出，其中类似的附图标记(当使用时)在多个视图中始终指示相应的元件，并且其中：
[0017]图1的截面图示出了至少一部分示例性的横向扩散金属氧化物半导体(LDMOS)器件，包括具有场板延伸部的栅极；
[0018]图2的截面图从构思上示出至少一部分的示例性LDMOS器件，根据本专利技术的一个或多个实施方式，包括具有降低的寄生电容的优化栅极结构；
[0019]图3A和3B的截面图示出至少一部分的示例性LDMOS器件，根据本专利技术的一个或多个实施方式，分别包括与图2所示的示例性LDMOS器件相比具有减少的栅极段数量的栅极结构，和LDMOS器件的示例性的偏置布置；
[0020]图3C的截面图示出至少一部分图3A所示的示例性LDMOS器件，根据本专利技术的一个或多个实施方式，包含其中包括具有不同高度的栅极段的栅极结构；
[0021]图4的横截面图示出至少一部分示例性的LDMOS器件，根据本专利技术的一个或多个实施方式，包括具有降低的寄生电容并针对低电压应用进行了优化的栅极结构；
[0022]图5
‑
7的截面图示出根据本专利技术实施方式的包括不同隔离结构布置的至少一部分的示例性LDMOS器件；
[0023]图8A
‑
8F的截面图示出至少一部分制造示例性LDMOS器件的示例性中间处理步骤，根据本专利技术的一个或多个实施方式，该示例性器件具有五个栅极段(即，一个控制栅极和四个超级栅极)；和
[0024]图9的工艺流程图示出在制造如图8A
‑
8F所示的示例性的LDMOS器件中执行的示例性方法步骤的至少一部分，根据本专利技术的一个或多个实施方式。
[0025]应当理解的是，附图中要素的绘制是为了简单和清楚的表达。尽管对于在商业上可行的实施方式可能是有用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有增强的高频性能的横向扩散金属氧化物半导体(LDMOS)器件，包括：具有第一导电类型的半导体衬底；具有第二导电类型的掺杂漂移区，形成于至少一部分衬底上，且所述第二导电类型在极性上与所述第一导电类型相反；具有第一导电类型的体区域，形成于所述掺杂漂移区中且靠近所述掺杂漂移区的上表面；具有第二导电类型的源极区域和漏极区域，各自形成于靠近所述体区域和掺杂漂移区的上表面并且彼此横向间隔开；第一绝缘层，形成于至少一部分的所述体区域的上表面和所述掺杂漂移区的上表面上；和栅极结构，包括形成于所述第一绝缘层的上表面上的多个栅极段，每个所述栅极段通过设置在相邻栅极段之间的第二绝缘层彼此横向隔开，相邻栅极段之间的间距控制为所述第二绝缘层厚度的因变量，且所述第一和第二绝缘层的厚度被独立地控制。2.根据权利要求1所述的LDMOS器件，其中，所述多个栅极段中的第一个栅极段设置为覆盖于至少一部分所述体区域上，并且其余的栅极段设置为覆盖于所述掺杂漂移区之上，所述第一栅极段形成所述LDMOS器件的控制栅极，被配置为控制所述第一栅极段下方的体区域中沟道的形成和/或沟道宽度的调制，从而控制所述LDMOS器件中所述漏极区域和源极区域之间的电流。3.根据权利要求1所述的LDMOS器件，其中，还包括在所述栅极结构的外栅极段的侧壁上形成的介电隔离物，用于将所述栅极结构从所述相同衬底上制造的相邻结构电隔离。4.根据权利要求1所述的LDMOS器件，其中，所述栅极结构包括包含第一材料的第一分组栅极段和包含第二材料的第二分组栅极段，所述第一材料和所述第二材料彼此不同。5.根据权利要求1所述的LDMOS器件，其中，所述栅极结构包括包含第一材料的第一分组栅极段和包含第二材料的第二分组栅极段，所述第一材料和所述第二材料相同。6.根据权利要求1所述的LDMOS器件，其中，所述栅极结构的所述多个栅极段中每一个栅极段的上表面基本上为平面。7.根据权利要求1所述的LDMOS器件，其中，所述栅极结构包括具有第一横截面高度的第一分组的栅极段和具有第二横截面高度的第二分组的栅极段，所述第一横截面高度和所述第二横截面高度相同。8.根据权利要求1所述的LDMOS器件，其中，所述栅极结构包括具有第一横截面高度的第一分组的栅极段和具有第二横截面高度的第二分组的栅极段，所述第一横截面高度和第二横截面高度彼此不同。9.根据权利要求1所述的LDMOS器件，其中，相邻栅极段之间的间距在约2纳米(nm)至约50nm之间调整。10.根据权利要求1所述的LDMOS器件，其中，相邻栅极段之间的间距可在约2纳米(nm)至约250nm之间调整。11.一种制造具有增强的高频性...

【专利技术属性】
技术研发人员：时磊，吴健，樊航，宋璐瑶，许曙明，
申请(专利权)人：力来托半导体上海有限公司，
类型：发明
国别省市：