用于与金属氧化物半导体场效应晶体管集成的增强型电容器制造技术

该发明专利技术涉及一种电容器，用于与形成于同一基板上的MOSFET器件集成。该电容器包括第一极板以及第二极板；所述第一极板，包括第一导电类型的掺杂半导体层；形成于该掺杂半导体层上表面的绝缘层；所述第二极板，包括多晶硅层，该多晶硅层形成于绝缘层上表面；反型层形成于掺杂半导体层中，位于绝缘层的下方并靠近掺杂半导体层的上表面，该反型层根据在所述的第一极板和第二极板之间施加的电压形成。还包括至少一个第二导电类型(与第一导电类型相反)的掺杂区，该掺杂区形成于与MOSFET器件中形成的第一导电类型的漏极和/或源极区域相邻的掺杂半导体层中。该掺杂区域与反型层电连接。该掺杂区域与反型层电连接。该掺杂区域与反型层电连接。

【技术实现步骤摘要】
用于与金属氧化物半导体场效应晶体管集成的增强型电容器


[0001]本专利技术一般涉及电气、电子和计算机技术，更具体地涉及用于与金属氧化物半导体场效应晶体管器件集成的电容器。

技术介绍

[0002]现代无线通信电路和系统对功率和线性性能提出了极为严格的要求，例如，对于在微波频率下工作的功率放大器和开关电路的要求。这些不断增加的功率和线性要求给高频、大功率电路元件的设计带来了挑战。在过去的几年中，硅横向扩散金属氧化物半导体(LDMOS)功率晶体管在这类应用中占据主导地位。然而，随着这类器件的可操作性接近极限，需要其他半导体材料和/或器件结构来满足下一代无线技术的高功率和高线性要求.
[0003]众所周知，在LDMOS器件中可采用场板结构。场板本质上是LDMOS器件中栅极在漂移区域上的延伸。通常由多晶硅形成的场板已被证明不仅能提高LDMOS器件中的击穿电压，还能抑制表面态，而表面态显著影响器件的功率性能。大的栅极多晶硅面积也有助于在LDMOS器件导通期间在场板下的漂移区积累电子，从而降低器件的导通电阻(R
DSon
)。
[0004]遗憾的是，虽然常规MOSFET器件中的场板结构通过局部调节电场有助于提高器件的击穿电压，但它产生了从漏极到栅极的附加寄生反馈电容，也称为密勒电容(C
gd
)。更具体地说，从电路的角度来看，场板作为一个栅漏反馈电容，在器件的输入和输出端提供额外的信号调制。这种寄生反馈电容不良地影响了器件的整体高频性能，特别是在高速开关应用中，至少部分的不良影响是由于反馈通路所提供的额外相位变化所导致的。

技术实现思路

[0005]如一个或多个实施例所示，本专利技术有益地提供了一种适于与LDMOS晶体管器件集成的增强型电容器，以及用于制造这种电容器的方法。这种集成电容器有利地兼容现有的互补金属氧化物半导体(CMOS)制造技术，并且不依赖于使用昂贵的工艺和材料(例如双硅化物结构)以实现器件高频性能的实质性提高。此外，本专利技术的实施例有利地实现了增强的高频性能，例如通过降低栅极电荷(Q
g
)和/或降低栅漏电容(C
gd
)而不显著降低器件中的击穿电压和/或导通电阻(R
DSon
)。
[0006]根据本专利技术的一个实施例，提供一种电容器用于与形成于同一衬底上的MOSFET器件集成。该电容器包括：第一极板，该第一极板包括有第一导电类型的掺杂半导体层，形成于该掺杂半导体层的上表面的绝缘层；以及第二极板，该第二极板包括形成于该绝缘层的上表面的多晶硅层。反型层形成与所述的掺杂半导体层中，该反型层位于至少一部分的所述绝缘层下方并靠近所述掺杂半导体层的上表面，该反型层根据在所述电容器的第一极板和第二极板之间施加的电压形成；至少一个掺杂区,该掺杂区具有与第一导电类型极性相反的第二导电类型，该掺杂区形成于MOSFET器件中的第一导电类型的漏极和/或源极区域相邻的掺杂半导体层中。所述掺杂区与所述反型层电连接。
[0007]根据本专利技术的另一实施例，一种制造电容器的方法，该方法被配置为与至少一个
金属氧化物半导体场效应晶体管(MOSFET)器件集成，包括：形成第一极板，该第一极板包括第一导电类型的掺杂半导体层；形成绝缘层，该绝缘层形成于掺杂半导体层至少一部分的上表面上；形成第二极板，该第二极板包括在绝缘层至少一部分的上表面上的多晶硅层，其中，反型层形成于掺杂半导体层中，该反型层位于至少一部分的绝缘层下方并靠近掺杂半导体层的上表面，该反型层根据在所述电容器的第一极板和第二极板之间施加的电压形成；并且在掺杂半导体层中形成至少一个第二导电类型的掺杂区，该掺杂区靠近该掺杂半导体层的上表面，并且与在MOSFET器件中形成的第一导电类型的漏极区域和源极区域之一相邻，该掺杂区域与该反型层电连接，该第二导电类型与该第一导电类型的极性相反。
[0008]根据本专利技术的另一实施例，一种DC
‑
DC电压转换器电路包括第一MOSFET器件，所述第一MOSFET器件具有与所述转换器电路的输入节点耦合的漏极，与所述转换器电路的开关节点耦合的源极和栅极，所述输入节点适于接收施加于所述转换器电路的输入电压。该电压转换器电路还包括第二MOSFET器件，该第二MOSFET器件具有与该转换器电路的开关节点耦合的漏极，与该转换器电路的回复电压耦合的源极，以及栅极。该DC
‑
DC电压转换器电路包括与该第一和第二MOSFET器件耦合的控制器电路，所述控制器电路配置用于生成第一和第二控制信号，该第一和第二控制信号提供给所述第一和第二MOSFET器件的栅极用于控制所述MOSFET器件的激活；至少一个储能元件在开关节点和转换器电路的输出端之间耦合。
[0009]所述DC
‑
DC电压转换器电路还包括在所述转换器电路的输入节点和回复电压之间耦合的输入电容器，所述输入电容器与至少一个所述第一和第二MOSFET器件集成。所述输入电容器包括第一极板，该第一极板包括第一导电类型的掺杂半导体层，所述掺杂半导体层在所述第一和第二MOSFET器件中形成至少一个漂移漏极区域和至少一个体区。所述输入电容器还包括绝缘层以及第二极板，该绝缘层形成在所述掺杂半导体层至少一部分的上表面上，该第二极板包括形成在所述绝缘层至少一部分的上表面上的多晶硅层板。在所述掺杂半导体层中形成反型层，所述反型层位于至少一部分的所述绝缘层下并靠近所述掺杂半导体层的上表面，该反型层根据在所述电容器的第一极板和第二极板之间施加的电压形成。该输入电容器还包括至少一个第二导电类型(极性与第一导电类型相反)的掺杂区，该掺杂区形成于掺杂半导体层中，该掺杂区靠近该掺杂半导体层的上表面，并且与该第一和第二MOSFET器件中的至少一个的漏极和/或源极相邻。该掺杂区与反型层电连接。
[0010]本专利技术的技术能够提供实质性有益的技术效果。列举的实施例仅为示例，不应作限制性理解。根据本专利技术一个或多个实施例的集成电容器包括有以下一项或多项优点：
[0011]·
高值电容器，拥有非常小的面积；
[0012]·
与标准CMOS制造技术兼容；
[0013]·
更低的开关损耗；
[0014]·
增强的高频性能；
[0015]·
与DC
‑
DC电压转换器应用的集成效果卓越。
[0016]本专利技术的这些及其他特征和优势将从以下对本专利技术的示例性实施例的详细描述中变得清晰，并应结合附图阅读。
附图说明
[0017]以下附图仅作为示例，不应作限制性理解，其中参考数字(如图中所示)指示了各
视图中的相应元素，其中：
[0018]图1A是描述具有场板的横向扩散金属氧化物半导体(LDMOS)器件的至少一部分的透视图；
[0019]图1B是描述如图1A所示的LDMOS器件的至少一部分的沿图1A中A
‑
A
′
线的截面图；
[0020]图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电容器，其特征在于，与形成在同一衬底上至少一个金属氧化物半导体场效应晶体管(MOSFET)器件集成配置，该电容器包括：第一极板，包括具有第一导电类型的掺杂半导体层；绝缘层，形成于所述掺杂半导体层至少一部分的上表面上；第二极板，包括形成在所述绝缘层至少一部分上表面上的多晶硅层，其中，反型层形成于所述的掺杂半导体层中，该反型层位于至少一部分的所述绝缘层下方并靠近所述掺杂半导体层的上表面，该反型层根据在所述的第一极板和第二极板之间施加的电压形成；以及至少一个掺杂区，具有第二导电类型，该掺杂区形成于所述掺杂半导体层中，并靠近该掺杂半导体层的上表面，并且该掺杂区与形成于该MOSFET器件中的具有第一导电类型的漏极区域和源极区域之一相邻，所述掺杂区与所述反型层电连接，所述第二导电类型与所述第一导电类型的极性相反。2.根据权利要求1所述的电容器，其特征在于，至少一个所述第二导电类型的掺杂区包括第二导电类型的第一和第二掺杂区域，所述第一和第二掺杂区域电连接到所述掺杂半导体层中所述的反型层并作为该反型层的边界。3.根据权利要求1所述的电容器，其特征在于，所述的掺杂半导体层包括衬底，外延层，和具有第一导电类型的阱。4.根据权利要求1所述的电容器，其特征在于，所述的绝缘层包括氧化物。5.根据权利要求1所述的电容器，其特征在于，还包括硅化物层，该硅化物层形成于所述多晶硅层至少一部分的上表面上和至少一个所述掺杂区至少一部分的上表面上。6.根据权利要求5所述的电容器，其特征在于，所述硅化物层形成在所述MOSFET器件的漏极区域或源极区域至少一部分的上表面上，所述硅化物层电连接所述MOSFET器件的漏极区域或源极区域与至少一个所述掺杂区。7.根据权利要求1所述的电容器，其特征在于，所述第一导电类型的掺杂半导体层形成该MOSFET器件中的漏极漂移区。8.根据权利要求1所述的电容器，其特征在于，所述的第一导电类型的掺杂半导体层形成该MOSFET器件中的体区。9.根据权利要求1所述的电容器，其特征在于，所述的第一个导电类型是n型，所述的第二个导电类型是p型。10.根据权利要求1所述的电容器，其特征在于，所述的MOSFET器件被配置为DC
‑
DC电压调节电路中的高压侧晶体管，所述MOSFET器件的漏极区域和所述电容器的第一极板连接到所述电路的输入电压，所述电容器的第二极板接地。11.根据权利要求1所述的电容器，其特征在于，所述的MOSFET器件被配置为DC
‑
DC电压调节电路中的低压侧晶体管，所述MOSFET器件的源极区域和所述电容器的第一极板接地，所述电容器的第二极板连接到所述电路的输入电压。12.根据权利要求1所述的电容器，其特征在于，还包括形成在所述掺杂半导体层中的一个或多个隔离结构，该隔离结构设置在所述电容器和至少一个所述MOSFET器件之间，以便将所述电容器与所述MOSFET器件电隔离。13.根据权利要求12所述的电容器，其特征在于，所述的隔离结构包括浅槽隔离(STI)
结构、硅局部氧化隔离(LOCOS)结构、结隔离结构和介质隔离结构中的至少一种。14.一种形成电容器的方法，其特征在于，该方法与至少一个金属氧化物半导体场效应晶体管(MOSFET)器件集成配置，该方法包括：形成第一极板，该第一极板包括第一导电类型的掺杂半导体层；形成绝缘层，形成于在所述的掺杂半导体层至少一部分的...

【专利技术属性】
技术研发人员：许曙明，吴健，
申请(专利权)人：力来托半导体上海有限公司，
类型：发明
国别省市：