半导体器件、其制作方法以及3DNAND存储器技术

本申请提供了一种半导体器件、其制作方法以及3D NAND存储器，该半导体器件包括衬底、绝缘层以及导电层，其中，衬底的表面上具有凹槽，绝缘层位于衬底的表面上、凹槽的底部以及凹槽的侧壁上；导电层位于绝缘层的远离衬底的表面上。本申请的半导体器件，通过在衬底上形成具有多个沟槽的三维图形，这样使得覆盖在衬底上的导电层具有三维结构，即形成了三维结构的电容器，保证了半导体器件的有效面积不变的情况下，其在半导体器件上的占用面积较小，保证了半导体器件的集成密度较大，从而缓解了电容器对半导体器件的尺寸缩小的限制问题。对半导体器件的尺寸缩小的限制问题。对半导体器件的尺寸缩小的限制问题。

【技术实现步骤摘要】
半导体器件、其制作方法以及3D NAND存储器


[0001]本申请涉及半导体领域，具体而言，涉及一种半导体器件、其制作方法、3D NAND存储器以及存储系统。

技术介绍

[0002]半导体器件的制作过程中，其一部分面积是用来形成电容的，而现有技术中电容的集成度较低，这限制了半导体器件的尺寸缩小。
[0003]在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

技术实现思路

[0004]本申请的主要目的在于提供一种半导体器件、其制作方法、3D NAND存储器以及存储系统，以解决现有技术中半导体器件中的电容占用面积较大，限制半导体器件的尺寸缩小的问题。
[0005]根据本申请的一个方面，提供了一种半导体器件，包括衬底、绝缘层以及导电层，其中，所述衬底的表面上具有凹槽；所述绝缘层位于所述衬底的表面上、所述凹槽的底部以及所述凹槽的侧壁上；所述导电层位于所述绝缘层的远离所述衬底的表面上。
[0006]可选地，所述导电层填满所述凹槽，且所述导电层的远离所述衬底的表面为平面。
[0007]可选地，位于所述凹槽底部的所述绝缘层的厚度为第一厚度，位于所述衬底的表面上的所述绝缘层的厚度为第二厚度，所述第一厚度大于所述第二厚度。
[0008]可选地，所述衬底包括隔离结构，所述凹槽位于所述隔离结构中。
[0009]可选地，位于所述凹槽底部的所述绝缘层的厚度为第一厚度，位于所述衬底的表面上的所述绝缘层的厚度为第二厚度，所述第一厚度等于所述第二厚度。
[0010]可选地，所述导电层的材料包括多晶硅。
[0011]根据本申请的另一个方面，还提供了一种所述的半导体器件的制作方法，包括：提供衬底；在所述衬底的表面形成凹槽；在所述衬底的表面上、所述凹槽的底部以及所述凹槽的侧壁上形成绝缘层；在所述绝缘层的远离所述衬底的表面上形成导电层。
[0012]可选地，提供衬底，包括：提供预备衬底；在所述预备衬底中形成浅槽隔离，在所述衬底的表面形成凹槽，包括：去除所述浅槽隔离的至少部分，对应形成所述凹槽。
[0013]可选地，在所述预备衬底中形成浅槽隔离，包括：在所述预备衬底的裸露表面上形成图形化掩膜层；以所述图形化掩膜层为掩膜刻蚀所述预备衬底，得到沟槽；在所述图形化掩膜层的远离所述预备衬底的表面上以及所述沟槽内沉积隔离材料，填充后的所述隔离材料形成所述浅槽隔离；对形成有所述浅槽隔离的所述预备衬底进行化学机械抛光，以使得所述图形化掩膜层裸露。
[0014]可选地，所述绝缘层的材料与所述隔离材料相同。
[0015]可选地，在所述绝缘层的远离所述衬底的表面上形成导电层，包括：在所述绝缘层的远离所述衬底的表面上形成预备导电层，所述预备导电层填满所述凹槽；平坦化所述预备导电层，使得剩余的所述预备导电层的远离所述衬底的表面为平面，得到所述导电层。
[0016]根据本申请的再一方面，还提供了一种3D NAND存储器，包括任一种所述的半导体器件或者采用任一种所述的方法制作得到的半导体器件。
[0017]根据本申请的又一方面，还提供了一种存储系统，所述存储系统包括存储控制器和所述的3D NAND存储器，所述3D NAND存储器被配置为存储数据，所述存储控制器耦合到所述3D NAND存储器并被配置为控制所述3D NAND存储器。
[0018]应用本申请的技术方案，所述的半导体器件包括衬底、绝缘层以及导电层，所述衬底的表面上具有凹槽，绝缘层覆盖所述衬底的表面、所述凹槽的底部以及所述凹槽的侧壁，导电层位于所述绝缘层的远离所述衬底的表面上。相比现有技术中二维平面结构的电容器占用较大面积的问题，本申请的所述半导体器件，通过在衬底上形成具有凹槽的三维图形，这样使得覆盖在所述衬底上的所述导电层具有三维结构，即形成了三维结构的电容器，保证了半导体器件的有效面积不变的情况下，其在半导体器件上的占用面积较小，保证了半导体器件的集成密度较大，从而缓解了电容器对半导体器件的尺寸缩小的限制问题。
附图说明
[0019]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0020]图1至图6示出了根据本申请的半导体工艺在不同工艺步骤后形成的结构示意图；
[0021]图7示出了根据本申请的实施例的半导体器件的示意图；
[0022]图8示出了根据本申请的实施例的半导体器件的制作方法的流程示意图。
[0023]其中，上述附图包括以下附图标记：
[0024]100、衬底；101、浅槽隔离；102、隔离材料；200、凹槽；300、绝缘层；400、导电层；500、图形化掩膜层；501、第一掩膜层；502、第二掩膜层。
具体实施方式
[0025]应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。
[0026]需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0027]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0028]为了使本
的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人
员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
[0029]需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0030]应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底，所述衬底的表面上具有凹槽；绝缘层，位于所述衬底的表面上、所述凹槽的底部以及所述凹槽的侧壁上；导电层，位于所述绝缘层的远离所述衬底的表面上。2.根据权利要求1所述的半导体器件，其特征在于，所述导电层填满所述凹槽，且所述导电层的远离所述衬底的表面为平面。3.根据权利要求1所述的半导体器件，其特征在于，位于所述凹槽底部的所述绝缘层的厚度为第一厚度，位于所述衬底的表面上的所述绝缘层的厚度为第二厚度，所述第一厚度大于所述第二厚度。4.根据权利要求1所述的半导体器件，其特征在于，所述衬底包括：隔离结构，所述凹槽位于所述隔离结构中。5.根据权利要求3所述的半导体器件，其特征在于，位于所述凹槽底部的所述绝缘层的厚度为第一厚度，位于所述衬底的表面上的所述绝缘层的厚度为第二厚度，所述第一厚度等于所述第二厚度。6.根据权利要求1至5中任一项所述的半导体器件，其特征在于，所述导电层的材料包括多晶硅。7.一种半导体器件的制作方法，其特征在于，包括：提供衬底；在所述衬底的表面形成凹槽；在所述衬底的表面上、所述凹槽的底部以及所述凹槽的侧壁上形成绝缘层；在所述绝缘层的远离所述衬底的表面上形成导电层。8.根据权利要求7所述的方法，其特征在于，提供衬底，包括：提供预备衬底；在所述预备衬底中形成浅槽隔离，在所述衬底的表面形成凹槽，包括：去除所述浅槽隔离...

【专利技术属性】
技术研发人员：周璐，张权，姚兰，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：