晶体管器件及其制造方法技术

公开了晶体管器件及其制造方法。提出了一种晶体管器件(10)。晶体管器件(10)的示例包括半导体本体(100)，其具有第一主表面(101)、与第一主表面(101)相对的第二主表面(102)。晶体管器件(10)进一步包括晶体管单元阵列(610)，其包括多个晶体管单元(TC)。晶体管单元阵列(610)包括在第一主表面(101)上的第一负载电极(L1)。第一负载电极(L1)被电连接到多个晶体管单元(TC)。晶体管单元阵列(610)进一步包括在第二主表面(102)上的第二负载电极(L2)。第二负载电极(L2)被电连接到多个晶体管单元(TC)。多个晶体管单元(TC)包括至少一个控制电极(C)，该至少一个控制电极(C)包括碳。该至少一个控制电极(C)包括碳。该至少一个控制电极(C)包括碳。

【技术实现步骤摘要】
晶体管器件及其制造方法


[0001]本公开涉及晶体管器件和制造晶体管器件的方法，特别是涉及包括多个晶体管单元的晶体管器件，多个晶体管单元包括控制电极。

技术介绍

[0002]新一代晶体管器件——例如诸如金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)的绝缘栅场效应晶体管(IGFET)——的技术发展致力于通过缩减器件几何尺寸来改进电器件特性并且降低成本。虽然可以通过缩减器件几何尺寸来降低成本，但是当增加每单位面积的器件功能时必须满足各种折衷和挑战。例如，考虑到满足对于每单位芯片面积的热耗散、器件可靠性或开关速度的要求，器件几何尺寸的缩减可能伴随有挑战。
[0003]可能存在对于针对晶体管器件和其制造方法的改进的构思的期望。

技术实现思路

[0004]本公开的示例涉及一种晶体管器件。该晶体管器件包括具有第一主表面、与第一主表面相对的第二主表面、以及晶体管单元阵列的半导体本体。晶体管单元阵列包括多个晶体管单元。晶体管单元阵列进一步包括在第一主表面上的第一负载电极。第一负载电极被电连接到多个晶体管单元。晶体管单元阵列进一步包括在第二主表面上的第二负载电极。第二负载电极被电连接到多个晶体管单元。多个晶体管单元包括至少一个控制电极，该至少一个控制电极包括碳。
[0005]本公开的另一示例涉及一种制造晶体管器件的方法。方法包括提供具有第一主表面和与第一主表面相对的第二主表面的半导体本体。方法进一步包括形成晶体管单元阵列。形成晶体管单元阵列包括形成多个晶体管单元。多个晶体管单元包括至少一个控制电极，该至少一个控制电极包括碳。形成晶体管单元阵列进一步包括在第一主表面上形成第一负载电极。第一负载电极被电连接到多个晶体管单元。形成晶体管单元阵列进一步包括在第二主表面上形成第二负载电极。第二负载电极被电连接到多个晶体管单元。
[0006]本领域技术人员在阅读以下详细描述并且查看随附附图时将认识到附加的特征和优点。
附图说明
[0007]随附附图被包括以提供对实施例的进一步理解并且随附附图被合并在本说明书中并且构成本说明书的一部分。附图图示晶体管器件的示例并且与描述一起用于解释示例的原理。在以下的详细描述和权利要求中描述进一步的示例。
[0008]图1和图2是用于图示包括沟槽栅极电极和屏蔽区的晶体管器件的示例的示意性横截面视图，沟槽栅极电极包括碳。
[0009]图3A、图3B、图3C是用于图示包括沟槽栅极电极和沟槽场电极的晶体管器件的示
例的示意性平面视图和横截面视图，沟槽栅极电极包括碳，其中沟槽栅极电极和沟槽场电极被布置在横向上彼此分离的沟槽中。
[0010]图4是用于图示包括沟槽栅极电极和沟槽场电极的晶体管器件的示例的示意性横截面视图，其中沟槽栅极电极和沟槽场电极被在竖向上彼此间隔开地布置在沟槽中。
具体实施方式
[0011]在以下的详细描述中，参照随附附图，随附附图形成在此的一部分，并且在附图中通过图示方式示出其中可以处理半导体衬底的具体示例。要理解的是，在不脱离本公开的范围的情况下，可以利用其它示例并且可以作出结构或逻辑上的改变。例如，针对一个示例图示或描述的特征可以被使用在其它示例上或者与其它示例结合使用，以产生进一步的示例。本公开旨在包括这样的修改和变化。使用特定语言描述了示例，特定语言不应当被解释为限制所附权利要求的范围。附图并非是按比例的并且仅用于说明的目的。如果没有另外说明，则在不同的附图中对应的要素由相同的参考标号指明。
[0012]术语“具有”、“包含”、“包括”、和“包括有”等是开放的，并且术语指示所声明的结构、要素或特征的存在但是不排除附加的要素或特征的存在。量词“一”、“一个”和指代词“该”旨在包括复数以及单数，除非上下文另外清楚地指示。
[0013]术语“电连接”描述电连接的元件之间的永久的低电阻连接，例如相关元件之间的直接接触或经由金属和/或重掺杂半导体材料的低电阻连接。术语“电耦合”包括被适配用于信号和/或功率传输的一个或多个的(多个)中间元件可以被连接在电耦合的元件——例如可控制以在第一状态中临时提供低电阻连接并且在第二状态中临时提供高电阻电解耦的元件——之间。欧姆接触是非整流的电气结。
[0014]针对物理尺寸给定的范围包括边界值。例如，针对参数y的从a到b的范围读作为a≤y≤b。这同样适用于具有一个边界值(如“至多”和“至少”)的范围。
[0015]来自化学化合物或合金的层或结构的主要成分是其原子形成化学化合物或合金的这样的元素。例如，硅(Si)和碳(C)是碳化硅(SiC)层的主要成分。
[0016]术语“在
…
上”不应被解释为仅意味着“直接在
…
上”。相反，如果一个要素位于另一要素“上”(例如一层在另一层“上”或者在衬底“上”)，则进一步的组件(例如进一步的层)可以位于两个要素之间(例如，如果一层在衬底“上”，则进一步的层可以位于该一层和所述衬底之间)。
[0017]晶体管器件的示例可以包括半导体本体，半导体本体具有第一主表面、与第一主表面相对的第二主表面、以及晶体管单元阵列。晶体管单元阵列可以包括多个晶体管单元。晶体管单元阵列可以进一步包括在第一主表面上的第一负载电极。第一负载电极可以被电连接到多个晶体管单元。例如，第一负载电极可以被电连接到多个晶体管单元中的每个。晶体管单元阵列可以进一步包括在第二主表面上的第二负载电极。第二负载电极可以被电连接到多个晶体管单元。例如，第二负载电极可以被电连接到多个晶体管单元中的每个。多个晶体管单元可以包括至少一个控制电极，该至少一个控制电极包括碳。
[0018]例如，晶体管器件可以是绝缘栅场效应晶体管(IGFET)，例如金属氧化物半导体场效应晶体管(MOSFET)。晶体管器件也可以是例如绝缘栅双极晶体管(IGBT)。
[0019]半导体本体可以包括如下或者由如下构成：IV族元素半导体、IV
‑
IV族化合物半导
体材料、III
‑
V族化合物半导体材料或II
‑
VI族化合物半导体材料。来自IV族元素半导体的半导体材料的示例除了其它之外还包括硅(Si)和锗(Ge)。IV
‑
IV族化合物半导体材料的示例除了其它之外还包括碳化硅(SiC)和硅锗(SiGe)。III
‑
V族化合物半导体材料的示例除了其它之外还包括砷化镓(GaAs)、氮化镓(GaN)、磷化镓(GaP)、磷化铟(InP)、氮化铟镓(InGaN)和砷化铟镓(InGaAs)。II
‑
VI族化合物半导体材料的示例除了其它之外还包括碲化镉(CdTe)、碲镉汞(CdHgTe)和碲镉镁(CdMgTe)。
[0020]例如，半导体本体可以是晶体SiC半导体衬底。例如，碳化硅晶体可以具有六边形多型，例如4H或6H。碳化硅半导体本体可以是均匀掺杂的，或者可以包括不同地掺杂的SiC层部分。碳化硅半导体本体可以包括来自本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶体管器件(10)，包括：半导体本体(100)，其具有第一主表面(101)、与第一主表面(101)相对的第二主表面(102)以及晶体管单元阵列(610)，其中晶体管单元阵列(610)包括：多个晶体管单元(TC)；在第一主表面(101)上的第一负载电极(L1)，其中第一负载电极(L1)被电连接所述多个晶体管单元(TC)；在第二主表面(102)上的第二负载电极(L2)，其中第二负载电极(L2)被电连接到所述多个晶体管单元(TC)，并且其中所示多个晶体管单元(TC)包括至少一个控制电极(C)，所述至少一个控制电极(C)包括碳，所述至少一个控制电极的碳包括同素异形体单层石墨烯、双层石墨烯、多层石墨烯、类石墨烯的碳或碳纳米管中的至少之一，并且直接邻接与沟道区相对的电介质以用于被配置为栅极电极(155)。2.根据前项权利要求所述的晶体管器件(10)，进一步包括邻接所述至少一个控制电极(C)的帽层(125)。3.根据前项权利要求所述的晶体管器件(10)，其中帽层(125)包括氮化物层、碳化硅层或多晶硅层中的至少之一。4.根据前述权利要求中的任何一项所述的晶体管器件(10)，其中所述至少一个包括碳的控制电极(C)包括平面栅极电极或沟槽栅极电极(155)。5.根据前项权利要求所述的晶体管器件(10)，其中所述多个晶体管单元(TC)被形成为沿着第一横向方向(x1)平行延伸的条带。6.根据前项权利要求所述的晶体管器件(10)，其中沟槽栅极电极(155)的宽度(w)与沟槽栅极电极(155)的长度之间的比率在102和105之间的范围内，宽度(w)是沟槽栅极电极(155)在位于第一主表面(101)和沟槽栅极电极(155)的底部侧之间的中心处的竖向水平处沿着垂直于第一横向方向(x1)的第二横向方向(x2)的延伸，并且长度是沟槽栅极电极(155)沿着第一横向方向(x1)的延伸。7.根据前项权利要求所述的晶体管器件(10)，其中宽度(w)在50nm和1μm之间的范围内。8.根据权利要求4所述的晶体管器件(10)，进一步包括沟槽场电极(165)，其中沟槽场电极(165)的最大横向延伸(lmax)与沟槽场电极(165)的最大竖向延伸(vmax)之间的比率在0.05和0.5之间的范围内，并且其中沟槽场电极(165)和沟槽栅极电极(155)被布置在横向上彼此分离的沟槽中。9.根据权利要求4至7中的任何一项所述的晶体管器件(10)，其中所述至少一个包括碳的控制电极(C)包括沟槽场电极(165)，并且其中沟槽场电极(165)被布置在沟槽栅极电极(155)和第二主表面(102)之间。10.根据前述权利要求中的任何一项所述的晶体管器件(10)，进一步包括漂移区(131)，其中漂移区(131)被配置用于第一负载电极(L1)和第二负载电极(L2)之间的大于12V的击穿电压。11.根据前项权利要求所述的晶体管器件(10)，其中漂移区(131)被形成在硅半导体本体中，并且晶体管器件(10)是绝缘栅场效应晶体管或绝缘栅双极晶体管。
12.根据权利要求10所述的晶体管器件(10)，其中漂移区(131)被形成在碳化硅半导体本体中，所述晶体管器件(10)是绝缘栅场效应晶体管或绝缘栅双极晶体管，并且所述至少一个控制电极(C)包括沟槽栅极电极(155)，并且其中所述晶体管器件(10)进一步包括与漂移区(...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：