一种集成栅极电阻结构制造技术

本实用新型专利技术提供一种集成栅极电阻结构，涉及半导体器件技术领域，包括：一栅极电阻本体，串联于所述栅极区域的一栅极压焊点和一栅极之间，且所述栅极电阻本体采用负温度系数或具有预设温度系数值的正温度系数的阻性材料制备而成；所述预设温度系数值不大于0.005/℃。有益效果是采用了负温度或者近零温度特性的阻性材料或结构，并放置在器件栅极区域与栅极串联形成集成栅极电阻，有效降低高温环境下的器件开关损耗，提高能源转换效率。提高能源转换效率。提高能源转换效率。

【技术实现步骤摘要】
一种集成栅极电阻结构


[0001]本技术涉及半导体器件
，尤其涉及一种集成栅极电阻结构。

技术介绍

[0002]大功率工业变频，新能源以及电动汽车等应用领域，通常采用大电流的功率半导体器件，其通常的实现方法是多个芯片并联。为了在并联的芯片之间达到电流均衡，一般芯片内部集成栅极电阻来实现，特别是大功率IGBT模块。为了降低器件本身的能量损耗，大功率芯片都是N型为主比如N型MOSFET以及IGBT，其栅极的构成材料为N 型多晶硅。因而，集成栅极电阻材料一般都选择N型多晶硅，总所周知，N型多晶硅呈现很强的正温度系数，150℃高温的阻值是常温的 2～4倍。器件在高温的工作环境下，由于集成栅极电阻阻值的翻倍增加，其开关损耗变得更加突出。

技术实现思路

[0003]针对现有技术中存在的问题，本技术提供一种集成栅极电阻结构，集成于一半导体器件的栅极区域；所述集成栅极电阻结构包括：
[0004]一栅极电阻本体，串联于所述栅极区域的一栅极压焊点和一栅极之间，且所述栅极电阻本体采用负温度系数或具有预设温度系数值的正温度系数的阻性材料制备而成；
[0005]所述预设温度系数值不大于0.005/℃。
[0006]优选的，所述负温度系数的所述阻性材料为P型掺杂的多晶硅。
[0007]优选的，所述正温度系数的所述阻性材料为金属薄膜。
[0008]优选的，所述栅极区域由下至上包括衬底、深P阱层和氧化层；
[0009]则所述栅极电阻本体为薄膜电阻并形成于所述氧化层上方。
[0010]优选的，所述栅极电阻本体包括至少一接触孔链电阻。
[0011]优选的，所述栅极区域由下至上包括衬底、深P阱层和氧化层；
[0012]则各所述接触孔链电阻的一端连接形成于所述氧化层上方的金属层，另一端连接形成于所述氧化层中的多晶硅层，各所述金属层和各所述多晶硅横向间隔设置并分别通过所述接触孔链电阻串联形成所述栅极电阻本体。
[0013]优选的，所述栅极区域由下至上包括衬底、深P阱层和氧化层；
[0014]则所述接触孔链电阻的一端连接形成于所述氧化层上方的金属层，另一端连接形成于所述深P阱层中的掺杂的硅衬底层，各所述金属层和各所述掺杂的硅衬底层横向间隔设置并分别通过所述接触孔链电阻串联形成所述栅极电阻本体。
[0015]优选的，所述栅极电阻本体为长方形，或蛇形，或梳状形。
[0016]上述技术方案具有如下优点或有益效果：采用了负温度或者近零温度特性的阻性材料或结构，并放置在器件栅极区域与栅极串联形成集成栅极电阻，有效降低高温环境下的器件开关损耗，提高能源转换效率。
附图说明
[0017]图1为本技术的较佳的实施例中，集成栅极电阻结构的平面俯视图；
[0018]图2为本技术的较佳的实施例中，图1的侧面结构图；
[0019]图3为本技术的较佳的实施例中，接触孔链电阻的平面俯视图；
[0020]图4为本技术的较佳的实施例中，金属和多晶硅接触孔链侧面结构图；
[0021]图5为本技术的较佳的实施例中，金属和N型参杂硅接触孔链侧面结构图。
具体实施方式
[0022]下面结合附图和具体实施例对本技术进行详细说明。本技术并不限定于该实施方式，只要符合本技术的主旨，则其他实施方式也可以属于本技术的范畴。
[0023]本技术的较佳的实施例中，基于现有技术中存在的上述问题，现提供一种集成栅极电阻结构，集成于一半导体器件的栅极区域；如图1所示，集成栅极电阻结构包括：
[0024]一栅极电阻本体1，串联于栅极区域的一栅极压焊点2和一栅极 3之间，且栅极电阻本体1采用负温度系数或具有预设温度系数值的正温度系数的阻性材料制备而成；
[0025]预设温度系数值不大于0.005/℃。
[0026]具体地，本实施例中，栅极电阻本体1放置于半导体器件的栅极区域，并与其串联形成单体芯片内集成的栅极电阻。其中，负温度特性的阻性材料包括P型参杂的多晶硅，采用负温度特性的阻性材料制备形成栅极电阻本体1，使得半导体器件工作在较高温度下时，对应的栅极电阻结构的电阻值随温度升高而下降，进而实现降低高温环境下的器件开关损耗，提高能源转换效率；具有不大于0.005/℃的正温度系数的阻性材料，即接近零温度特性的阻性材料为金属薄膜，包括半导体制作工艺中通常采用的铝金属、铝铜(AlCu)或者铝硅铜 (AlSiCu)等混合金属层，用于埋层金属化的钛(Ti)/氮化钛(TiN) 等。采用较小的正温度系数的阻性材料制备形成栅极电阻本体1，使得半导体器件工作在较高温度下时，对应的栅极电阻结构的电阻值随温度升高的上升速度较慢，进而实现降低高温环境下的器件开关损耗，提高能源转换效率。优选的，可以根据所需栅极电阻大小，结合金属层薄膜电阻的方块电阻，设计出金属电阻层的宽度和长度。
[0027]本技术的较佳的实施例中，如图2所示，栅极区域由下至上包括衬底A1、深P阱层A2和氧化层A3；
[0028]则栅极电阻本体为薄膜电阻A4并形成于氧化层A3上方。
[0029]具体地，本实施例中，栅极电阻本体可以设计为简单的长方形。同时为了减少薄膜电阻平面面积，栅极电阻本体也可设计成蛇形或者梳状形。图2是对应图1的侧面结构图，表明栅极电阻本体放置在作为绝缘层的氧化层A3上，与器件硅衬底A1形成电学隔离。
[0030]本技术的较佳的实施例中，如图3所示，栅极电阻本体包括至少一接触孔链电阻，为了减少电阻平面面积，接触孔链电阻可设计成蛇形或者梳状形。
[0031]本技术的较佳的实施例中，如图4所示，栅极区域由下至上包括衬底B1、深P阱层B2和氧化层B3；
[0032]则各接触孔链电阻B4的一端连接形成于氧化层B3上方的金属层 B5，另一端连接形成于氧化层B3中的多晶硅层B6，各金属层B5和各多晶硅层B6横向间隔设置并分别通过接触孔链电阻B4串联形成栅极电阻本体。
[0033]具体地，本实施例中，可以根据集成栅极电阻的大小，结合每个接触孔链电阻B4的单位阻值，可以采用多个接触孔链电阻B4串联实现所需的集成栅极电阻。
[0034]本技术的较佳的实施例中，如图5所示，栅极区域由下至上包括衬底C1、深P阱层C2和氧化层C3；
[0035]则接触孔链电阻C4的一端连接形成于氧化层C3上方的金属层 C5，另一端连接形成于深P阱层中的掺杂的硅衬底层C6，各金属层 C5和各掺杂的硅衬底层C6横向间隔设置并分别通过接触孔链电阻C4 串联形成栅极电阻本体。
[0036]具体地，本实施例中，上述掺杂的硅衬底层C6的掺杂方式可以是N型掺杂，也可以是P型掺杂。同样地，可以根据集成栅极电阻的大小，结合每个接触孔链电阻C4的单位阻值，可以采用多个接触孔链电阻C4串联实现所需的集成栅极电阻。
[0037]本技术的较佳的实施例中，栅极电阻本体为长方形，或蛇形，或本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成栅极电阻结构，其特征在于，集成于一半导体器件的栅极区域；所述集成栅极电阻结构包括：一栅极电阻本体，串联于所述栅极区域的一栅极压焊点和一栅极之间，且所述栅极电阻本体采用负温度系数或具有预设温度系数值的正温度系数的阻性材料制备而成；所述预设温度系数值不大于0.005/℃。2.根据权利要求1所述的集成栅极电阻结构，其特征在于，所述负温度系数的所述阻性材料为P型掺杂的多晶硅。3.根据权利要求1所述的集成栅极电阻结构，其特征在于，所述正温度系数的所述阻性材料为金属薄膜。4.根据权利要求1所述的集成栅极电阻结构，其特征在于，所述栅极区域由下至上包括衬底、深P阱层和氧化层；则所述栅极电阻本体为薄膜电阻并形成于所述氧化层上方。5.根据权利要求1所述的集成栅极电阻结构，其特征在于，所述栅极电阻本体包括至少一接触孔...

【专利技术属性】
技术研发人员：永福，汤艺，朱翔，陈雪萌，
申请(专利权)人：浙江谷蓝电子科技有限公司，
类型：新型
国别省市：