一种具有双沟道二极管的沟槽栅SiCMOSFET器件及其制备方法技术

本发明专利技术属于功率半导体器件技术领域，具体涉及一种具有双沟道二极管的沟槽栅SiC MOSFET器件及其制备方法，通过第二源极多晶硅与第二沟道二极管氧化层、第二P型区和第二源区配合设置形成第二沟道二极管；通过源沟槽与第一沟道二极管栅氧化层、基区和第一源区配合设置形成第一沟道二极管；由于两个沟道二极管的开启电压不同，在二极管电流较低时，其中一个二极管导通；在二极管电流较高时，第一沟道二极管和第二沟道二极管都导通；双沟道二极管的设置在为器件提供反向并联续流二极管，能够有效提高二极管的抗浪涌性能，并且有效避免了寄生PN结二极管导通，防止发生双极退化效应。同时本器件结构的栅极沟道密度低，有较高的短路能力。路能力。路能力。

【技术实现步骤摘要】
一种具有双沟道二极管的沟槽栅SiC MOSFET器件及其制备方法


[0001]本专利技术属于功率半导体器件
，具体涉及一种具有双沟道二极管的沟槽栅SiC MOSFET器件及其制备方法。

技术介绍

[0002]SiC MOSFET常用作开关器件，为防止开关过程中电流突变，产生过高的电压尖峰损坏SiC MOSFET器件，需要反向并联一个续流二极管。由于SiC材料的禁带宽度较宽（约为3.26eV），其体二极管的开启电压较高（室温下约为2.5V~3V），如果直接采用器件自身的寄生体二极管作为续流二极管，会造成系统额外的功率损耗，并且体二极管开启后，由于SiC材料的双极退化效应，会对器件长期可靠性造成影响。如果直接采用外接二极管作为续流二极管的方式，会给系统带来额外的寄生电容以及杂散电感，增加系统的功率损耗，制约SiC MOSFET器件的高频化和小型化，同时增加额外的成本。
[0003]现有技术下，往往会在器件内部集成肖特基二极管，作为续流二极管，但是肖特基二极管的抗浪涌性能较差。

技术实现思路

[0004]本专利技术要解决的技术问题在于克服现有技术为防止SiC MOSFET器件开关过程中电流突变，产生过高的电压尖峰损坏器件，而在器件内部集成肖特基二极管，作为续流二极管，但是肖特基二极管的抗浪涌性能较差的缺陷，从而提供一种具有双沟道二极管的沟槽栅SiC MOSFET器件及其制备方法。
[0005]一种具有双沟道二极管的沟槽栅SiC MOSFET器件，包括：漏极金属、N型重掺杂的漏区、N型的漂移区、第一P型区、P型的基区、N型重掺杂的第一源区、源极金属、第二P型区、N型重掺杂的第二源区、P型重掺杂的欧姆接触区、栅介质层、第一介质层、第二沟道二极管栅氧化层、栅极多晶硅、第二源极多晶硅、第一沟道二极管栅氧化层、第一源极多晶硅、第二介质层；所述漏区位于所述漏极金属上侧；所述漂移区位于所述漏区上侧；所述第二P型区位于所述漂移区上侧中间；所述欧姆接触区位于所述第二P型区上侧中间，并且左侧连接第二源区；栅沟槽位于所述第二P型区左侧，所述栅极多晶硅和第二源极多晶硅分别位于所述栅沟槽内左右并且之间设置有第一介质层，所述栅极多晶硅的左侧和下侧覆盖有栅介质层，所述第二源极多晶硅的右侧和下侧覆盖有第二沟道二极管栅氧化层；所述第二沟道二极管栅氧化层的右侧上方与所述第二源区接触，右侧下方和下侧右方与所述第二P型区接触；源沟槽位于所述漂移区的上方左侧，内填充有第一源极多晶硅，且在右侧设有第
一沟道二极管栅氧化层，下侧设有第一P型区；所述第一源区位于所述源沟槽和栅沟槽之间；所述基区位于所述第一源区下侧并与之接触；并且所述第一源区和所述基区的左侧与所述第一沟道二极管栅氧化层右侧接触，右侧与所述栅介质层左侧接触；所述第二介质层覆盖所述栅沟槽的上侧，同时在左右两侧覆盖部分第一源区和部分第二源区上侧，并且在所述第二源极多晶硅上侧留出部分空隙；所述源极金属覆盖器件上表面，连接所述第一源区、所述第二源区、所述第二源极多晶硅、第一源极多晶硅和所述欧姆接触区。
[0006]进一步的，所述栅沟槽深度为0.4um
‑
4um，宽度为0.8um
‑
3um。
[0007]进一步的，所述栅介质层厚度为40nm
‑
120nm。
[0008]进一步的，所述源沟槽深度为0.5um
‑
4um，宽度为0.5um
‑
1um。
[0009]进一步的，所述第一沟道二极管栅氧化层和第二沟道二极管栅氧化层的厚度为5nm
‑
40nm。
[0010]进一步的，所述基区掺杂浓度低于所述第二P型区掺杂浓度。
[0011]一种具有双沟道二极管的沟槽栅SiC MOSFET器件的制备方法，包括以下步骤：步骤S1：在N型的SiC衬底上外延生长N型的漂移区；步骤S2：在漂移区上采用第一硬掩模作为阻挡层，离子注入形成第二P型区和第一P型区，去除第一硬掩模，进行离子注入形成基区；采用第二硬掩模作为阻挡层，离子注入形成欧姆接触区，去除第二硬掩模；采用第三硬掩模作为阻挡层，离子注入形成第一源区，去除第三硬掩模；退火处理，激活第一P型区、第二P型区、基区、欧姆接触区和第一源区；步骤S3：光刻并刻蚀部分第一源区、基区和第二P型区，形成源沟槽和栅沟槽，并在所述源沟槽和栅沟槽内热生长形成第二沟道二极管栅氧化层和第一沟道二极管栅氧化层；步骤S4：在栅沟槽和源沟槽内分别淀积第二源极多晶硅和第一源极多晶硅并刻蚀；步骤S5：光刻并刻蚀部分第二源极多晶硅，然后热生长栅介质层和第一介质层；步骤S6：淀积多晶硅形成栅极多晶硅并刻蚀；步骤S7：淀积第二介质层，刻蚀孔区域，淀积源极金属；背面减薄，背金形成漏极金属。
[0012]有益效果：1.本专利技术通过第二源极多晶硅与第二沟道二极管氧化层、第二P型区和第二源区配合设置形成第二沟道二极管；通过源沟槽与第一沟道二极管栅氧化层、基区和第一源区配合设置形成第一沟道二极管；由于第一沟道二极管和第二沟道二极管的开启电压不同，在二极管电流较低时，其中一个二极管导通；在二极管电流较高时，第一沟道二极管和第二沟道二极管都导通；双沟道二极管的设置在为SiC MOSFET器件提供反向并联续流二极管的同时，能够有效提高二极管的抗浪涌性能，并且有效避免了寄生PN结二极管导通，防止发生双极退化效应。同时本器件结构的栅极沟道密度低，因此有较高的短路能力。
[0013]2.本专利技术通过第二P型区半包围第二源极多晶硅的设置，在器件反向阻断时，能够有效抑制第二源极多晶硅附近氧化层中高电场，防止氧化层被提前击穿，提高器件氧化层的可靠性。
[0014]3.本专利技术通过基区掺杂浓度低于所述第二P型区掺杂浓度的设置，使基区结深比第二P型区小，从而第一沟道二极管的开启电压低于第二沟道二极管，确保了器件的抗浪涌能力。
附图说明
[0015]图1为本专利技术整体结构示意图；图2为本专利技术制备方法步骤S2的示意图；图3为本专利技术制备方法步骤S3的示意图；图4为本专利技术制备方法步骤S4的示意图；图5为本专利技术制备方法步骤S5的示意图；图6为本专利技术制备方法步骤S6的示意图；图7为本专利技术制备方法步骤S7的示意图。
[0016]附图标记：1、漏极金属；2、漏区；3、漂移区；4、第一P型区；5、基区；6、第一源区；7、源极金属；8、第二P型区；9、第二源区；10、欧姆接触区；11、栅介质层；12、第一介质层；13、第二沟道二极管栅氧化层；14、栅极多晶硅；15、第二源极多晶硅；16、第一沟道二极管栅氧化层；17、第一源极多晶硅；18、第二介质层。
具体实施方式
[0017]为了使本领域的技术人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有双沟道二极管的沟槽栅SiC MOSFET器件，其特征在于，包括：漏极金属（1）、N型重掺杂的漏区（2）、N型的漂移区（3）、第一P型区（4）、P型的基区（5）、N型重掺杂的第一源区（6）、源极金属（7）、第二P型区（8）、N型重掺杂的第二源区（9）、P型重掺杂的欧姆接触区（10）、栅介质层（11）、第一介质层（12）、第二沟道二极管栅氧化层（13）、栅极多晶硅（14）、第二源极多晶硅（15）、第一沟道二极管栅氧化层（16）、第一源极多晶硅（17）、第二介质层（18）；所述漏区（2）位于所述漏极金属（1）上侧；所述漂移区（3）位于所述漏区（2）上侧；所述第二P型区（8）位于所述漂移区（3）上侧中间；所述欧姆接触区（10）位于所述第二P型区（8）上侧中间，并且左侧连接第二源区（9）；栅沟槽位于所述第二P型区（8）左侧，所述栅极多晶硅（14）和第二源极多晶硅（15）分别位于所述栅沟槽内左右并且之间设置有第一介质层（12），所述栅极多晶硅（14）的左侧和下侧覆盖有栅介质层（11），所述第二源极多晶硅（15）的右侧和下侧覆盖有第二沟道二极管栅氧化层（13）；所述第二沟道二极管栅氧化层（13）的右侧上方与所述第二源区（9）接触，右侧下方和下侧右方与所述第二P型区（8）接触；源沟槽位于所述漂移区（3）的上方左侧，内填充有所述第一源极多晶硅（17），且在右侧设有第一沟道二极管栅氧化层（16），下侧设有第一P型区（4）；所述第一源区（6）位于所述源沟槽和栅沟槽之间；所述基区（5）位于所述第一源区（6）下侧并与之接触；并且所述第一源区（6）和所述基区（5）的左侧与所述第一沟道二极管栅氧化层（16）右侧接触，右侧与所述栅介质层（11）左侧接触；所述第二介质层（18）覆盖所述栅沟槽的上侧，同时在左右两侧覆盖部分第一源区（6）和部分第二源区（9）上侧，并且在所述第二源极多晶硅（15）上侧留出部分空隙；所述源极金属（7）覆盖器件上表面，连接所述第一源区（6）、所述第二源区（9）、所述第二源极多晶硅（15）、第一源极多晶硅（17）和所述欧姆接触区（10）。2.根据权利要求1所述的一种具有双沟道二极管的沟槽栅SiC MOSFET器件，其特征在于，所述栅沟槽深度为0.4um
...

【专利技术属性】
技术研发人员：李伟聪，陈钱，姜春亮，雷秀芳，
申请(专利权)人：深圳市威兆半导体股份有限公司，
类型：发明
国别省市：