一种氮化镓外延结构及半导体器件及制备方法技术

本发明专利技术公开了一种氮化镓外延结构及半导体器件及制备方法，属于半导体技术领域，包括硅衬底，所述硅衬底之上外延生长有缓冲层，所述缓冲层之上外延生长有周期性结构的高阻抗层，所述高阻抗层的每个周期的结构为由非故意掺杂的Al

【技术实现步骤摘要】
一种氮化镓外延结构及半导体器件及制备方法


[0001]本专利技术属于半导体
，尤其涉及一种氮化镓外延结构及半导体器件及制备方法。

技术介绍

[0002]在过去几十年里，硅作为重要的半导体基本材料在电子集成电路与分立器件的发展中发挥了极其重要的作用，然而随着硅材料摩尔极限的到来，由于其材料特性的限制，主要是低禁带宽度与电子漂移速率制约了其在更高电压与更高频率场合下的应用，进一步缩减电路尺寸的难度也随之越来越大；在这种条件下，氮化镓作为第三代半导体材料，因其较宽的禁带宽度(氮化镓Eg＝3.4eV，硅Eg＝1.12eV)与较高电子漂移速率(氮化镓的电子漂移速率是硅的2.5倍)，保证了其具备更高的击穿电场强度，适合制备高压高频功率器件，是电动汽车、5G基站、卫星等新兴领域的理想材料。
[0003]虽然氮化镓是优良的半导体材料，但目前由于材料制备难度较大，还很难得到大尺寸商业化的氮化镓单晶，也就无法通过同质外延的方式得到氮化镓器件，采用硅材料作为氮化镓器件外延生长的衬底基板进行异质外延是目前行业最通用的做法，但硅材料与氮化镓材料之间的晶格失配很高，达到－16.9％，较高的晶格失配会在器件中造成较高的缺陷密度，缺陷形成的漏电通道造成器件性能失效，影响器件的击穿特性。
[0004]氮化镓半导体器件结构主要包含硅衬底、缓冲层、高阻抗层、非故意掺杂氮化镓层、势垒层，专利技术人认为，由于硅材料与氮化镓材料之间的晶格失配较大，会在氮化镓器件内引入大量的位错缺陷，缺陷由衬底侧延伸至势垒层产生较多的漏电通道，对器件的工作性能产生较大的影响，为此，需要设计出一种氮化镓外延结构及半导体器件及制备方法。
[0005]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强理解本公开的背景，并且因此可以包括不构成现有技术的信息。

技术实现思路

[0006]专利技术人通过研究发现两种晶格存在偏差的材料交替的周期性结构，能够使得位错在该层内发生弯曲，从而减少由于晶格失配造成的位错缺陷延伸至势垒层，能有效缓解器件因为缺陷较多导致的漏电流与击穿特性问题。
[0007]鉴于以上技术问题中的至少一项，本公开提供了的一种氮化镓外延结构及半导体器件及制备方法，具体技术方案如下：
[0008]一种氮化镓外延结构，包括硅衬底，所述硅衬底之上外延生长有缓冲层，所述缓冲层之上外延生长有周期性结构的高阻抗层，所述高阻抗层的每个周期的结构为由非故意掺杂的Al
x
Ga
(1
‑
x)
N和故意掺杂的GaN层交替生长形成，其中，x＝0.2
‑
0.8；所述高阻抗层之上外延生长有非故意掺杂氮化镓层；所述非故意掺杂氮化镓层之上外延生长有势垒层，通过高阻抗层的两种晶格存在偏差的材料交替的周期性结构，能够使得位错在该层内发生弯曲，从而减少由于晶格失配造成的位错缺陷延伸至势垒层，能有效缓解前述器件因为缺陷较多
导致的漏电流与击穿特性问题。
[0009]在本公开的一些实施例中，所述缓冲层为AlN/AlGaN复合结构。
[0010]在本公开的一些实施例中，所述故意掺杂的GaN使用的掺杂剂为碳，碳的掺杂浓度介于1E18/cm3至1E20/cm3，周期性结构形式为c
‑
GaN/Al
x
Ga
(1
‑
x)
N。
[0011]在本公开的一些实施例中，所述势垒层为AlGaN、AlInGaN、AlN/AlGaN中的一种或其组合。
[0012]在本公开的一些实施例中，所述势垒层之上外延生长有故意掺杂p型氮化镓层。
[0013]一种氮化镓半导体器件，包括上述任一实施例中的氮化镓外延结构。
[0014]在本公开的一些实施例中，所述半导体器件包括功率器件、射频器件。
[0015]在本公开的一些实施例中，所述半导体器件包括场效应晶体管。
[0016]一种氮化镓半导体器件制备方法，所述氮化镓半导体器件包括上述任一实施例中的氮化镓外延结构，制备方法包括：选用硅衬底作为外延基板，使用金属有机化合物沉积系统作为外延生长系统，调整金属有机化合物沉积系统的反应室温度至1000
‑
1100℃，以氢气作为氛围气体对硅衬底进行高温清理；然后在硅衬底上预通铝，铝的流量与时间为某一计算值，预通完成后在硅衬底上方生长缓冲层；调整金属有机化合物沉积系统的反应室温度为980
‑
1100℃，反应室内压力调整为50
‑
70mbar，
Ⅴ
/Ⅲ为3000
‑
10000，使用C2H4作为碳掺杂剂，碳的掺杂浓度由C2H4流量计精确控制，在缓冲层上生长周期性结构的高阻抗层；然后在高阻抗层之上，生长非故意掺杂氮化镓层；然后在非故意掺杂氮化镓层之上，生长势垒层。
[0017]相比较现有技术而言，本专利技术具有以下有益效果：
[0018]本专利技术通过高阻抗层的两种晶格存在偏差的材料交替的周期性结构，能够使得位错在该层内发生弯曲，从而减少由于晶格失配造成的位错缺陷延伸至势垒层，能有效缓解前述器件因为缺陷较多导致的漏电流与击穿特性问题，既保证了掺杂碳的故意掺杂氮化镓层阻挡了垂直方向漏电流的作用，又对提高器件的使用寿命有正面作用，并改善器件的击穿特性，推动氮化镓器件应用于更高的电压场景。
附图说明
[0019]图1为本专利技术结构中实施例1的高阻抗层中一个周期的示意图；
[0020]图2为本专利技术结构中实施例1的氮化镓半导体器件结构示意图。
[0021]图中标号说明：101、硅衬底；201、缓冲层；301、高阻抗层；401、非故意掺杂氮化镓层；501、势垒层；601、故意掺杂p型氮化镓层。
具体实施方式：
[0022]为了更好地了解本专利技术的目的、结构及功能，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。
[0023]本文中为部件所编序号本身，仅用于区分所表述的对象，不具有任何顺序或技术含义。而本公开中所说“连接”，如无特殊具体说明，均包括直接和间接的“连接”。在本申请的描述中，需要理解的是，方位术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方
位或位置关系，仅是为了便于描述本申请和简要描述，而不是指示或暗示所指的装置或单元必须具有特定的方位、以特定的方位构成和操作，因此不能理解为对本申请的限制。
[0024]如图1至图2所示，设计出一种氮化镓外延结构，包括硅衬底101，所述硅衬底101之上外延生长有缓冲层201，缓冲层可以是AlN、AlInN或其复合结构，或AlN/AlGaN复合结构，缓冲层厚度为50
‑
500nm，所述缓冲层201之上外延生长有周期性结构的高阻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种氮化镓外延结构，包括硅衬底(101)，其特征在于，所述硅衬底(101)之上外延生长有缓冲层(201)，所述缓冲层(201)之上外延生长有周期性结构的高阻抗层(301)，所述高阻抗层(301)的每个周期的结构为由非故意掺杂的Al
x
Ga
(1
‑
x)
N和故意掺杂的GaN层交替生长形成，其中，x＝0.2
‑
0.8；所述高阻抗层(301)之上外延生长有非故意掺杂氮化镓层(401)；所述非故意掺杂氮化镓层(401)之上外延生长有势垒层(501)。2.根据权利要求1所述的氮化镓外延结构，其特征在于，所述缓冲层(201)为AlN/AlGaN复合结构。3.根据权利要求1所述的氮化镓外延结构，其特征在于，所述故意掺杂的GaN使用的掺杂剂为碳，碳的掺杂浓度介于1E18/cm3至1E20/cm3，周期性结构形式为c
‑
GaN/Al
x
Ga
(1
‑
x)
N。4.根据权利要求1所述的氮化镓外延结构，其特征在于，所述势垒层(501)为AlGaN、AlInGaN、AlN/AlGaN中的一种或其组合。5.根据权利要求1所述的氮化镓外延结构，其特征在于，所述势垒层(501)之上外延生长有故意掺杂p型氮化镓层(601)。6.一种氮化镓半导...

【专利技术属性】
技术研发人员：陈明，
申请(专利权)人：徐州金沙江半导体有限公司，
类型：发明
国别省市：