碳化硅JFET器件结构及其制备方法技术

本发明专利技术涉及半导体功率器件技术领域，提供一种碳化硅JFET器件结构及其制备方法，包括自下而上依次设置的碳化硅N+衬底、碳化硅N

【技术实现步骤摘要】
碳化硅JFET器件结构及其制备方法


[0001]本专利技术涉及半导体功率器件
，具体涉及一种碳化硅JFET器件结构及其制备方法。

技术介绍

[0002]碳化硅材料作为宽禁带半导体材料，比硅材料具有更优异的特性，禁带宽度是硅的3倍，临界击穿电场是硅的10倍，热导率是硅的4倍。使用碳化硅材料制成的功率器件比硅器件具有更高的工作频率、更小的损耗以及更高的工作温度和功率密度，热别适合应用于高压、大功率、高温、抗辐射的电力电子器件中。
[0003]近年来，碳化硅金属氧化物场效应晶体管（SiC MOSFET）被推向功率器件市场。在相同耐压能力下，SiC MOSFET比传统的硅绝缘栅双极场效应晶体管（Si IGBT）具有更高的工作温度、更低的开关损耗以及更高的开关频率。虽然SiC MOSFET性能优异，但是SiC MOSFET器件的栅氧可靠性在高温高压条件下受到了严重影响，没有能够充分发挥碳化硅材料的特性。此外，SiC MOSFET寄生二极管反向恢复速度相对较差，在快速的开关频率下，体二极管的反向恢复损耗对SiC MOSFET器件的开关损耗占比大，严重限制了SiC MOSFET器件性能的发挥。
[0004]而结型场效应晶体管（JFET）是一种通过在PN结端施加电压来改变沟道导电性，从而实现对漏源极电流控制的耗尽型器件。碳化硅JFET器件具有驱动简单、不含栅氧化层、可靠性高等优势，非常适合与在高温高压条件下使用，在功率器件领域有广泛的应用前景。
[0005]因此，如何解决碳化硅器件在高温高压条件下的可靠性并降低器件的开关损耗，成为了亟待解决的技术问题。

技术实现思路

[0006]本专利技术的目的在于克服上述一种或多种现有的技术问题，提供一种碳化硅JFET器件结构及其制备方法。
[0007]为实现上述目的，本专利技术提供如下技术方案：碳化硅JFET器件结构，包括：碳化硅N+衬底；设置在所述碳化硅N+衬底表面的碳化硅N
‑
第一外延层；嵌入所述碳化硅N
‑
第一外延层背离所述碳化硅N+衬底表面的P基区；设置在所述碳化硅N
‑
第一外延层背离所述碳化硅N+衬底表面的碳化硅N
‑
第二外延层；设置在所述碳化硅N
‑
第二外延层两侧的P+欧姆接触区；嵌入所述碳化硅N
‑
第二外延层背离所述碳化硅N
‑
第一外延层表面的P+栅极注入区；以及设置在所述碳化硅N
‑
第二外延层上的栅电极区、绝缘介质层、发射极欧姆接
触层、发射极肖特基接触层；所述碳化硅N
‑
第二外延层为导电沟道层，在所述P+栅极注入区与所述P基区之间形成导电沟道。
[0008]优选地，所述碳化硅N
‑
第一外延层的掺杂浓度低于所述碳化硅N
‑
第二外延层的掺杂浓度。
[0009]优选地，在所述碳化硅N
‑
第一外延层背离所述碳化硅N+衬底表面的两侧向下沿中线对称设置P型基区，所述P型基区深度小于所述碳化硅N
‑
第一外延层的厚度。
[0010]优选地，所述P+欧姆接触区的厚度等于所述碳化硅N
‑
第二外延层的厚度。
[0011]优选地，在所述碳化硅N
‑
第二外延层背离所述碳化硅N
‑
第一外延层的表面向下沿中线对称设置两个所述P+栅极注入区，两个所述P+栅极注入区设置在两个所述P+欧姆接触区之间，并且所述P+栅极注入区的厚度小于所述碳化硅N
‑
第二外延层的厚度。
[0012]优选地，所述栅电极区与所述绝缘介质层设置为两个；所述栅电极区对称设置在所述P+栅极注入区上，所述绝缘介质层包裹所述栅电极区。
[0013]优选地，所述发射极欧姆接触层设置为两个，对称设置在两个所述绝缘介质层的外侧；所述发射极欧姆接触层底部同时与P+欧姆接触区和碳化硅N
‑
第二外延层接触。
[0014]优选地，所述发射极肖特基接触层设置在两个所述绝缘介质层之间。
[0015]为实现上述目的，本专利技术的碳化硅JFET器件结构，还包括：设置在所述绝缘介质层、发射极欧姆接触层、发射极肖特基接触层上的发射极金属层；以及设置在所述碳化硅N+衬底背离所述碳化硅N
‑
第一外延层表面的集电极金属层。
[0016]为实现上述目的，本专利技术还提供一种碳化硅JFET器件结构的制备方法，包括：在碳化硅N+衬底上生长碳化硅N
‑
第一外延层；在所述碳化硅N
‑
第一外延层背离所述碳化硅N+衬底表面的两侧向下进行光刻，在光刻区域进行离子注入，形成P基区；在所述碳化硅N
‑
第一外延层上生长碳化硅N
‑
第二外延层；在所述碳化硅N
‑
第二外延层背离所述碳化硅N
‑
第一外延层表面的两侧向下进行光刻，在光刻区域进行离子注入，在两侧形成P+欧姆接触区；在所述碳化硅N
‑
第二外延层背离所述碳化硅N
‑
第一外延层表面的两个所述P+欧姆接触区之间形成P+栅极注入区；在所述碳化硅N
‑
第二外延层背离所述碳化硅N
‑
第一外延层表面的P+栅极注入区上形成栅电极区；在所述栅电极区表面形成包裹所述栅电极区的绝缘介质层；在两个所述绝缘介质层的外侧形成发射极欧姆接触层；在两个所述绝缘介质层的内侧形成发射极肖特基接触层；在所述绝缘介质层、发射极欧姆接触层和发射极肖特基接触层上沉积电极金属，形成发射极金属层，在所述碳化硅N+衬底背离所述碳化硅N
‑
第一外延层表面沉积电极金
属，形成集电极金属层。
[0017]基于此，本专利技术的有益效果在于：1. 本专利技术的碳化硅JFET器件结构，在碳化硅N
‑
第一外延层与碳化硅N
‑
第二外延层之间形成P基区，并且将P基区嵌入至碳化硅N
‑
第一外延层内，利用双外延结构，使器件在反向耐压时，导电沟道受到横向电场作用，大大降低了导电沟道所受电场强度，减小反向漏电流；2. 本专利技术的碳化硅JFET器件结构，P+栅极注入区位于嵌入式的P基区上方，并且两个P基区与两个P+栅极注入区之间形成具有一定宽度的结构作为导电沟道结构，利用两个P型掺杂区与第二外延层之间的耗尽作用实现JFET器件的开关作用，减少了栅极氧化层结构，大大提升了器件的可靠性；3. 本专利技术的碳化硅JFET器件结构，在JFET器件中引入肖特基接触，形成寄生肖特基体二极管结构，有效提升器件在开关过程中肖特基体二极管的反向恢复速度，降低肖特基体二极管的反向恢复损耗；4. 本专利技术的碳化硅JFET器件结构，其制备工艺简单，成本低，适合大规模生产。
附图说明
[0018]图1为本专利技术一种实施方式的碳化硅JFET器件结构的整体结构示意图；图2<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.碳化硅JFET器件结构，其特征在于，包括：碳化硅N+衬底（1）；设置在所述碳化硅N+衬底（1）表面的碳化硅N
‑
第一外延层（2）；嵌入所述碳化硅N
‑
第一外延层（2）背离所述碳化硅N+衬底（1）表面的P基区（3）；设置在所述碳化硅N
‑
第一外延层（2）背离所述碳化硅N+衬底（1）表面的碳化硅N
‑
第二外延层（4）；设置在所述碳化硅N
‑
第二外延层（4）两侧的P+欧姆接触区（5）；嵌入所述碳化硅N
‑
第二外延层（4）背离所述碳化硅N
‑
第一外延层（2）表面的P+栅极注入区（6）；以及设置在所述碳化硅N
‑
第二外延层（4）上的栅电极区（7）、绝缘介质层（8）、发射极欧姆接触层（9）、发射极肖特基接触层（10）；所述碳化硅N
‑
第二外延层（4）为导电沟道层，在所述P+栅极注入区（6）与所述P基区（3）之间形成导电沟道。2.根据权利要求1所述的碳化硅JFET器件结构，其特征在于，所述碳化硅N
‑
第一外延层（2）的掺杂浓度低于所述碳化硅N
‑
第二外延层（4）的掺杂浓度。3.根据权利要求1所述的碳化硅JFET器件结构，其特征在于，在所述碳化硅N
‑
第一外延层（2）背离所述碳化硅N+衬底（1）表面的两侧向下沿中线对称设置P型基区（3），所述P型基区（3）深度小于所述碳化硅N
‑
第一外延层（2）的厚度。4.根据权利要求1所述的碳化硅JFET器件结构，其特征在于，所述P+欧姆接触区（5）的厚度等于所述碳化硅N
‑
第二外延层（4）的厚度。5.根据权利要求1所述的碳化硅JFET器件结构，其特征在于，在所述碳化硅N
‑
第二外延层（4）背离所述碳化硅N
‑
第一外延层（2）的表面向下沿中线对称设置两个所述P+栅极注入区（6），两个所述P+栅极注入区（6）设置在两个所述P+欧姆接触区（5）之间，并且所述P+栅极注入区（6）的厚度小于所述碳化硅N
‑
第二外延层（4）的厚度。6.根据权利要求1所述的碳化硅JFET器件结构，其特征在于，所述栅电极区（7）与所述绝缘介质层（8）设置为两个；所述栅电极区（7）对称设置在所述P+栅极注入...

【专利技术属性】
技术研发人员：陈显平，钱靖，
申请(专利权)人：重庆平创半导体研究院有限责任公司，
类型：发明
国别省市：