一种碳化硅MOSFET器件制造技术

本发明专利技术提供一种碳化硅MOSFET器件，属于功率半导体器件领域。本发明专利技术提出的器件，通过对多晶硅电极区进行不同掺杂，以PN结自隔离的方法将其分为两段，通过将肖特基金属和第二导电类型半导体形成肖特基接触，提升了器件的第三象限性能，实现了低的反向开启电压和导通损耗，槽底的高掺杂剂量的第二导电类型半导体既可以屏蔽槽壁底部的电场，又可以保护槽底的肖特基界面，提高了器件可靠性，相比传统的槽型MOSFET，该器件栅漏较小的交叠面积有效降低密勒电容，因此该器件有更小的正向开关损耗。因此该器件有更小的正向开关损耗。因此该器件有更小的正向开关损耗。

【技术实现步骤摘要】
一种碳化硅MOSFET器件


[0001]本专利技术属于电子科学与
，主要涉及到功率半导体器件技术，具体来说涉及碳化硅MOSFET器件。

技术介绍

[0002]宽禁带半导体材料碳化硅是制备高压功率器件的一种理想材料，相较于硅材料，其具有高的临界击穿电场强度、载流子漂移速度、热导率，材料的各类优值高，因此特别适用于大功率、高温和辐射环境中。
[0003]MOSFET是功率器件中使用最广泛的一种器件结构，由于没有电荷存储效应，碳化硅MOSFET相比双极器件，有更好的开关特性与更低的开关损耗。沟槽栅碳化硅MOSFET由于无JFET区，且提高了沟道密度，相较于平面栅MOSFET有更好的正向导通能力。分裂栅沟槽碳化硅MOSFET减小了栅漏之间的交叠面积，有效降低密勒电容Cgd，实现更快的开关速度，从而减小了MOSFET的开关损耗。
[0004]随着电力电子技术的发展，在高功率密度与能效方面对功率器件提出了更高的要求，碳化硅MOSFET器件作为电力电子系统的核心器件，不仅要有出色的第一象限电学性能，第三象限电学性能也需要特别优化。传统的碳化硅MOSFET中的寄生二极管，具有第三象限导通能力，但是由于碳化硅材料特性，其导通电压高达3V，因此器件第三象限工作时损耗较大。此外，由于碳化硅外延材料的堆垛层错等材料缺陷尚未解决，碳化硅MOSFET体二极管双极工作会造成双极退化效应，导致器件的性能退化。
[0005]基于上述原因，有研究人员提出在碳化硅MOSFET器件中单片集成肖特基二极管。因为肖特基二极管有低的导通电压，可以大大降低器件第三象限工作的导通损耗。但是肖特基二极管反向阻断时由于镜像力造成的肖特基势垒下降效应会导致器件的反向泄漏电流增大，从而导致整个碳化硅MOSFET的泄漏电流增大。

技术实现思路

[0006]本专利技术主要目的是：提升碳化硅MOSFET器件的第三象限性能，同时优化器件阻断状态下的泄漏电流，保护氧化层，提升器件可靠性。
[0007]为实现上述专利技术目的，本专利技术技术方案如下：
[0008]一种碳化硅MOSFET器件，包括：金属化漏极1、金属化漏极1上方的第一导电类型衬底2、位于第一导电类型衬底2上方的第一导电类型外延层3、位于第一导电类型外延层3上方的第一导电类型高掺杂区4、位于第一导电类型高掺杂区4上方的第二导电类型轻掺杂体区5、位于第二导电类型轻掺杂体区5上方的第二导电类型接触区6和第一导电类型接触区7、位于第二导电类型接触区6和第一导电类型接触区7上方的金属化源极8；相邻第二导电类型轻掺杂体区5之间具有沟槽结构，所述沟槽结构与金属化源极8通过介质层9实现隔离；所述沟槽结构的侧壁具有栅氧化层14，所述栅氧化层14与第一导电类型高掺杂区4、第二导电类型轻掺杂体区5和第一导电类型接触区7的侧面直接接触；所述沟槽内部填充第一导电
类型重掺杂多晶硅栅10和第二导电类型轻掺杂多晶硅11，且所述第一导电类型重掺杂多晶硅栅10位于第二导电类型轻掺杂多晶硅11正上方，所述第一导电类型重掺杂多晶硅栅10的下表面超过第二导电类型轻掺杂体区5的下表面；第二导电类型轻掺杂多晶硅11底部两侧具有第二导电类型重掺杂多晶硅13，所述第二导电类型轻掺杂多晶硅11底部中间具有金属层16，所述第二导电类型重掺杂多晶硅13和所述金属层16侧面直接接触；所述金属层16正下方具有肖特基金属层12；栅氧化层14和第二导电类型重掺杂多晶硅13的正下方具有第二导电类型重掺杂半导体区15；金属层16与第二导电类型重掺杂多晶硅13形成欧姆接触，肖特基金属层12与第一导电类型外延层3形成肖特基接触，所述金属层16通过版图设计利用通孔实现与金属化源极8的电位连接。
[0009]作为优选方式，第二导电类型重掺杂半导体区15包围栅氧化层14槽角部分。
[0010]本专利技术还提供第二种碳化硅MOSFET器件，包括：金属化漏极1、金属化漏极1上方的第一导电类型半导体2、位于第一导电类型衬底2上方的第一导电类型外延层3、位于第一导电类型外延层3上方的第一导电类型高掺杂区4、位于第一导电类型高掺杂区4上方的第二导电类型轻掺杂体区5、位于第二导电类型轻掺杂体区5上方的第二导电类型接触区6和第一导电类型接触区7、位于第二导电类型接触区6和第一导电类型接触区7上方的金属化源极8；相邻第二导电类型轻掺杂体区5之间具有沟槽结构，所述沟槽结构与金属化源极8通过介质层9实现隔离；所述沟槽结构的侧壁具有栅氧化层14，所述栅氧化层14与第一导电类型高掺杂区4、第二导电类型轻掺杂体区5和第一导电类型接触区7的侧面直接接触；所述沟槽内部填充第一导电类型重掺杂多晶硅栅10和第二导电类型轻掺杂多晶硅11，且所述第一导电类型重掺杂多晶硅栅10位于第二导电类型轻掺杂多晶硅11正上方，所述第一导电类型重掺杂多晶硅栅10的下表面超过第二导电类型轻掺杂体区5的下表面；第二导电类型重掺杂多晶硅13位于第二导电类型轻掺杂多晶硅11之下，金属层16位于第二导电类型重掺杂多晶硅13之下，肖特基金属层12位于金属层16之下，且肖特基接触电极12与栅氧化层14槽底齐平；栅氧化层14和肖特基金属层12的正下方具有第二导电类型重掺杂半导体区15；金属层16与第二导电类型重掺杂多晶硅13形成欧姆接触，肖特基金属层12与第一导电类型外延层3形成肖特基接触，所述金属层16通过版图设计利用通孔实现与金属化源极8的电位连接。
[0011]本专利技术还提供第三种碳化硅MOSFET器件，包括金属化漏极1、金属化漏极1上方的第一导电类型半导体2、位于第一导电类型衬底2上方的第一导电类型外延层3、位于第一导电类型外延层3上方的第一导电类型高掺杂区4、位于第一导电类型高掺杂区4上方的第二导电类型轻掺杂体区5、位于第二导电类型轻掺杂体区5上方的第二导电类型接触区6和第一导电类型接触区7、位于第二导电类型接触区6和第一导电类型接触区7上方的金属化源极8；相邻第二导电类型轻掺杂体区5之间具有沟槽结构，所述沟槽结构与金属化源极8通过介质层9实现隔离；所述沟槽结构的侧壁具有栅氧化层14，所述栅氧化层14与第一导电类型高掺杂区4、第二导电类型轻掺杂体区5和第一导电类型接触区7的侧面直接接触；所述沟槽内部填充第一导电类型重掺杂多晶硅栅10和第二导电类型轻掺杂多晶硅11，且所述第一导电类型重掺杂多晶硅栅10位于第二导电类型轻掺杂多晶硅11正上方，所述第一导电类型重掺杂多晶硅栅10的下表面超过第二导电类型轻掺杂体区5的下表面；第二导电类型重掺杂多晶硅13位于第二导电类型轻掺杂多晶硅11之下并与栅氧化层14槽底齐平，肖特基金属层12位于第二导电类型重掺杂多晶硅13与栅氧化层14之下，肖特基金属层12的正下方具有第
二导电类型重掺杂半导体区15；肖特基金属层12与第一导电类型外延层3形成肖特基接触。
[0012]作为优选方式，第二导电类型重掺杂半导体区15为分离的多个子区域，或连续的一片区域。
[0013]作为优选方式，第一导电类型为n型，第二导电类型为p型。
[0014]作为优选方式，第一导电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅MOSFET器件，其特征在于，包括：金属化漏极(1)、金属化漏极(1)上方的第一导电类型衬底(2)、位于第一导电类型衬底(2)上方的第一导电类型外延层(3)、位于第一导电类型外延层(3)上方的第一导电类型高掺杂区(4)、位于第一导电类型高掺杂区(4)上方的第二导电类型轻掺杂体区(5)、位于第二导电类型轻掺杂体区(5)上方的第二导电类型接触区(6)和第一导电类型接触区(7)、位于第二导电类型接触区(6)和第一导电类型接触区(7)上方的金属化源极(8)；相邻第二导电类型轻掺杂体区(5)之间具有沟槽结构，所述沟槽结构与金属化源极(8)通过介质层(9)实现隔离；所述沟槽结构的侧壁具有栅氧化层(14)，所述栅氧化层(14)与第一导电类型高掺杂区(4)、第二导电类型轻掺杂体区(5)和第一导电类型接触区(7)的侧面直接接触；所述沟槽内部填充第一导电类型重掺杂多晶硅栅(10)和第二导电类型轻掺杂多晶硅(11)，且所述第一导电类型重掺杂多晶硅栅(10)位于第二导电类型轻掺杂多晶硅(11)正上方，所述第一导电类型重掺杂多晶硅栅(10)的下表面超过第二导电类型轻掺杂体区(5)的下表面；第二导电类型轻掺杂多晶硅(11)底部两侧具有第二导电类型重掺杂多晶硅(13)，所述第二导电类型轻掺杂多晶硅(11)底部中间具有金属层(16)，所述第二导电类型重掺杂多晶硅(13)和所述金属层(16)侧面直接接触；所述金属层(16)正下方具有肖特基金属层(12)；栅氧化层(14)和第二导电类型重掺杂多晶硅(13)的正下方具有第二导电类型重掺杂半导体区(15)；金属层(16)与第二导电类型重掺杂多晶硅(13)形成欧姆接触，肖特基金属层(12)与第一导电类型外延层(3)形成肖特基接触，所述金属层(16)通过版图设计利用通孔实现与金属化源极(8)的电位连接。2.根据权利要求1所述的碳化硅MOSFET器件，其特征在于：第二导电类型重掺杂半导体区(15)包围栅氧化层(14)槽角部分。3.一种碳化硅MOSFET器件，其特征在于，包括：金属化漏极(1)、金属化漏极(1)上方的第一导电类型半导体(2)、位于第一导电类型衬底(2)上方的第一导电类型外延层(3)、位于第一导电类型外延层(3)上方的第一导电类型高掺杂区(4)、位于第一导电类型高掺杂区(4)上方的第二导电类型轻掺杂体区(5)、位于第二导电类型轻掺杂体区(5)上方的第二导电类型接触区(6)和第一导电类型接触区(7)、位于第二导电类型接触区(6)和第一导电类型接触区(7)上方的金属化源极(8)；相邻第二导电类型轻掺杂体区(5)之间具有沟槽结构，所述沟槽结构与金属化源极(8)通过介质层(9)实现隔离；所述沟槽结构的侧壁具有栅氧化层(14)，所述栅氧化层(14)与第一导电类型高掺杂区(4)、第二导电类型轻掺杂体区(5)和第一导电类型接触区(7)的侧面直接接触；所述沟槽内部填充第一导电类型重掺杂多晶硅栅(10)和第二导电类型轻掺杂多晶硅(11)，且所述第一导电类型重掺杂多晶硅栅(10)位于第二导电类型轻掺杂多晶硅(11)正上方，所述第一导电类型重掺杂多晶硅栅...

【专利技术属性】
技术研发人员：任敏，梁世琦，周春颖，李曦，李泽宏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：