三维存储器及其编程方法技术

技术编号:34488901 阅读:21 留言:0更新日期:2022-08-10 09:07
本申请提供了一种三维存储器及其编程方法,三维存储器包括位于多个存储串,每个存储串包括多个存储单元,所述方法包括:将选中的所述存储串除编程存储单元之外的多个存储单元划分成多个非编程存储单元组;以及根据各个非编程存储单元组与编程存储单元的相对距离,向各个非编程存储单元组施加导通电压;其中,非编程存储单元组与编程存储单元的相对距离越大,施加到非编程存储单元组的导通电压越小。通过上述三维存储器的编程方法,可在一定程度上减小非编程存储单元的导通电压的干扰。程度上减小非编程存储单元的导通电压的干扰。程度上减小非编程存储单元的导通电压的干扰。

【技术实现步骤摘要】
三维存储器及其编程方法


[0001]本申请涉及半导体领域,更具体地,涉及一种三维存储器(3D NAND)的及其编程方法。

技术介绍

[0002]闪存存储器件具有可多次编程、存储密度高、功耗较低、容量大、读写速度快、适用于大量数据的存储等特点,在非易失性类存储领域中显现出强劲的市场竞争力,也得到了越来越广泛的应用。例如,闪存存储器件已经大量广泛应用于智能手机、云端储存、电脑固态硬盘等领域。
[0003]闪存存储器已经广泛使用3D NAND闪存芯片来处理数据。随着存储量的增加,堆叠层数也随之增大,导致在编程过程中,编程干扰更加明显。现有的3D NAND闪存芯片通常采用递进步长脉冲编程(Incremental Step Pulse Programming,简称ISPP)方法进行编程,利用逐步增大的编程电压对闪存存储器件的存储单元进行编程。在整个编程过程中,需要向选中存储串上的编程存储单元施加多个编程电压(Vpgm),非编程存储单元施加导通电压(Vpass)。编程存储单元上施加的编程电压大,一般为20V左右,非编程存储单元上施加的导通电压小,一般为5V左右,因此,编程存储单元上施加的编程电压与非编程存储单元上施加的导通电压之间存在较大的电压差,因此选中存储串上的编程存储单元的编程电压对非编程存储单元的导通电压产生一定的干扰。另一方面,对于同一字线上,选中存储串上的编程存储单元施加的编程电压对未选中存储串的存储单元存在编程干扰,需要增加未选中存储串的存储单元的导通电压来进一步减小编程干扰,但是增加未选中存储串的存储单元的导通电压会导致选中存储串的编程存储单元的阈值电压分布受导通电压的干扰增加,可能产生弱编程。

技术实现思路

[0004]根据本申请的一个方面,提供了一种三维存储器的编程方法,所述三维存储器包括多个存储串,每个所述存储串包括多个存储单元,所述方法可包括:将选中的所述存储串中的除编程存储单元之外的多个存储单元划分多个非编程存储单元组;以及根据各个所述非编程存储单元组与所述编程存储单元的相对距离,向各个所述非编程存储单元组施加导通电压;其中,所述非编程存储单元组与所述编程存储单元的相对距离越大,施加到所述非编程存储单元组的导通电压越小。
[0005]在本申请一个实施方式中,每个所述非编程存储单元组包含的非编程存储单元的数量可相同。
[0006]在本申请一个实施方式中,在多个所述非编程存储单元组中,至少两个非编程存储单元组包含的非编程存储单元的数量不同。
[0007]在本申请一个实施方式中,向所述非编程存储单元组施加的导通电压可大于等于其初始导通电压。
[0008]在本申请一个实施方式中,所述非编程存储单元组包括处于存储状态的非编程存储单元组和处于非存储状态的非编程存储单元组,其中,对于与所述编程存储单元距离相等的非编程存储单元组,施加到处于存储状态的所述非编程存储单元组的导通电压大于等于施加到处于非存储状态的所述非编程存储单元组的导通电压。
[0009]本申请另一方面提供了一种三维存储器,所述三维存储器可包括:存储阵列,包括多个存储串,每个所述存储串包括多个存储单元;以及控制电路,被配置为将选中的所述存储串中的除编程存储单元之外的多个存储单元划分成多个非编程存储单元组;根据各个所述非编程存储单元组与所述编程存储单元的相对距离,向各个所述非编程存储单元组施加导通电压,其中,所述非编程存储单元组与所述编程存储单元的相对距离越大,施加到所述非编程存储单元组的导通电压越小。
[0010]在本申请一个实施方式中,每个所述存储单元组包含的非编程存储单元数量可相同。
[0011]在本申请一个实施方式中,在多个所述非编程存储单元组中,至少两个非编程存储单元组包含的非编程存储单元的数量不同。
[0012]在本申请一个实施方式中,在编程过程中,施加到所述非编程存储单元组的导通电压可大于等于其初始导通电压。
[0013]在本申请一个实施方式中,所述非编程存储单元组包括处于存储状态的非编程存储单元组和处于非存储状态的非编程存储单元组,其中,对于与所述编程存储单元距离相等的非编程存储单元组,施加到处于存储状态的所述非编程存储单元组的导通电压大于等于施加到处于非存储状态的所述非编程存储单元组的导通电压。
[0014]根据本申请示例性一个或多个实施方式的三维存储器及其编程方法,基于非编程存储单元与编程存储单元组的相对距离,对不同的非编程存储单元组施加不同的导通电压,其中,非编程存储单元组与编程存储单元的相对距离越大,施加到非编程存储单元组的导通电压越小。通过本身请对编程存储单元和非编程存储单元组的编程电压和非编程电压的施加方法,可在一定程度上减少非编程存储单元组上施加的导通电压对编程存储单元以及非编程存储单元组的干扰。
附图说明
[0015]通过阅读参照以下附图所作的对非限制性实施例的详细描述,本申请的其它特征、目的和优点将会变得更明显。其中:
[0016]图1为根据本申请示例性实施方式三维存储器的编程方法1000流程图;
[0017]图2为根据本申请示例性实施方式的存储块的剖面示意图;
[0018]图3A为根据本申请示例性实施方式的存储块的示意图;
[0019]图3B为根据图3A示出的存储块的一部分的等效示意图;
[0020]图4为根据本申请示例性实施方式的存储串施加电压的示意图;
[0021]图5为根据本申请另一示例性实施方式的存储串施加电压的示意图;
[0022]图6为根据本申请示例性实施方式的三维存储器的示意图;以及
[0023]图7A和图7B为根据本申请示例性实施方式的存储器系统的示意图。
具体实施方式
[0024]为了更好地理解本申请,将参考附图对本申请的各个方面做出更详细的说明。应理解,这些详细说明只是对本申请的示例性实施方式的描述,而非以任何方式限制本申请的范围。在说明书全文中,相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
[0025]在附图中,为了便于说明,已稍微调整了元素的大小、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的,用语“大致”、“大约”以及类似的用语用作表近似的用语,而不用作表程度的用语,并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。另外,在本申请中,各步骤处理描述的先后顺序并不必然表示这些处理在实际操作中出现的顺序,除非有明确其它限定或者能够从上下文推导出的除外。
[0026]还应理解的是,诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述,其表示存在所陈述的特征、元件和/或部件,但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外,当诸如“...中的至少一个”的表述出现在所列特征的列表之后时,其修饰整列特征,而非仅仅修饰列表中的单独元件。此外,当描述本申请的实施方式时,使用“本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的编程方法,所述三维存储器包括多个存储串,每个所述存储串包括多个存储单元,其特征在于,所述方法包括:将选中的所述存储串中的除编程存储单元之外的多个存储单元划分成多个非编程存储单元组;以及根据各个所述非编程存储单元组与所述编程存储单元的相对距离,向各个所述非编程存储单元组施加导通电压;其中,所述非编程存储单元组与所述编程存储单元的相对距离越大,施加到所述非编程存储单元组的导通电压越小。2.根据权利要求1所述的方法,其中,每个所述非编程存储单元组包含的非编程存储单元的数量相同。3.根据权利要求1所述的方法,其中,在多个所述非编程存储单元组中,至少两个非编程存储单元组包含的非编程存储单元的数量不同。4.根据权利要求1所述的方法,其中,向所述非编程存储单元组施加的导通电压大于等于其初始导通电压。5.根据权利要求1

4中任一项所述的方法,其中,所述非编程存储单元组包括处于存储状态的非编程存储单元组和处于非存储状态的非编程存储单元组,其中,对于与所述编程存储单元距离相等的非编程存储单元组,施加到处于存储状态的所述非编程存储单元组的导通电压大于等于施加到处于非存储状态的所述非编程存储单元组的导通电压。6.一种三维存储器,其特征在于,包括:存储阵列,包括多个存储串,每个所述存储串包括多个存储单...

【专利技术属性】
技术研发人员:魏镜王瑜栗山正男
申请(专利权)人:长江存储科技有限责任公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1