一种存储器装置、存储器系统及操作方法制造方法及图纸

本发明专利技术公开一种存储器装置、存储器系统及操作方法。存储器装置，包含存储器阵列，存储器阵列包括多个存储块；及耦接在所述存储器阵列且用于控制存储器阵列的控制电路；控制电路被配置为：确定未使用过的存储块中底部虚设单元的阈值电压的第一平均值；确定第一平均值和第一参考值之间差值；基于差值判断是否对存储块中底部虚设单元进行编程，使第一平均值达到第一阈值；所述第一阈值用于使在对选定的非边缘字线耦接的存储单元进行编程时边缘字线与相邻的非边缘字线之间的电位差降低；边缘字线为所述多个字线中与源极线相邻的至少一个字线；非边缘字线为多个字线中除边缘字线之外的字线；选定的非边缘字线与边缘字线不相邻。选定的非边缘字线与边缘字线不相邻。选定的非边缘字线与边缘字线不相邻。

【技术实现步骤摘要】
一种存储器装置、存储器系统及操作方法


[0001]本专利技术涉及存储器
，尤其涉及一种存储器装置、存储器系统及操 作方法。

技术介绍

[0002]非易失性存储器已经广泛应用于各个领域的电子器件中。闪存是可以被电 擦除并重新编程的使用最为广泛的非易失性存储器之一，闪存可以包括NOR 和NAND两种架构的存储器，其中，对闪存中的每一个存储单元的阈值电压改 变为需要的电平以实现各种操作，如读取、编程和擦除。在对闪存操作时，可 以按照块级别执行擦除操作，可以按照页级别执行编程操作，可以按照存储单 元级别执行读取操作。目前，平面结构的NAND闪存已经应用广泛，为了进一 步的提高闪存的存储容量，降低每比特的存储成本，提出了三维(3D)NAND 存储器，其结构包括衬底；位于衬底上设置堆叠结构；贯穿堆叠结构的若干通 道孔；位于通道孔中的存储结构，所述存储结构包括位于所述通道孔侧壁表面 上的电荷存储层和位于电荷存储层侧壁表面上的沟道层，每一个沟道孔中的存 储结构与每一个控制栅相交的位置对应一个存储单元。在该种结构下的3D NAND，对某一通道孔的某一层存储单元执行编程时，存在对其他通道孔的其 他层的存储单元带来热载流子注入(HCI，Hot Carrier Injection)类型的编程干 扰。

技术实现思路

[0003]有鉴于此，本专利技术的主要目的在于提供一种存储器装置、存储器系统及操 作方法，以减小3D NAND执行编程时HCI类型的编程干扰。
[0004]为达到上述目的，本专利技术的技术方案是这样实现的：
[0005]第一方面，本专利技术提供一种存储器装置，包含存储器阵列，所述存储器阵 列包括多个存储块；每一个存储块包含多个存储单元串；每一个存储单元串包 含串联的顶部虚设单元、多个存储单元及底部虚设单元；其中，所述顶部虚设 单元连接至位线；所述底部虚设单元连接至源极线；所述底部虚设单元与底部 虚设字线耦接；所述多个存储单元分别与多个字线耦接；所述顶部虚设单元与 顶部虚设字线耦接；
[0006]及耦接在所述存储器阵列且用于控制所述存储器阵列的控制电路；
[0007]其中，所述控制电路被配置为：
[0008]确定未使用过的存储块中底部虚设单元的阈值电压的第一平均值；
[0009]确定所述第一平均值和第一参考值之间差值；
[0010]基于所述差值判断是否对所述存储块中底部虚设单元进行编程，使所述第 一平均值达到第一阈值；所述第一阈值用于使在对选定的非边缘字线耦接的存 储单元进行编程时边缘字线与相邻的非边缘字线之间的电位差降低；所述边缘 字线为所述多个字线中与所述源极线相邻的至少一个字线；所述非边缘字线为 所述多个字线中除所述边缘字线之外的字线；所述选定的非边缘字线与所述边 缘字线不相邻。
[0011]第二方面，本专利技术还提供一种对存储器装置进行编程的方法，所述存储器 装置包含存储器阵列，所述存储器阵列包括多个存储块；每一个存储块包含多 个存储单元串；每一个存储单元串包含串联的顶部虚设单元、对各存储单元及 底部虚设单元，其中，所述顶部虚设单元连接至位线；所述底部虚设单元连接 至源极线；所述底部虚设单元与底部虚设字线耦接；所述多个存储单元分别与 多个字线耦接；所述顶部虚设单元与顶部虚设字线耦接；所述操作方法包括：
[0012]确定未使用过的存储块中底部虚设单元的阈值电压的第一平均值；
[0013]确定所述第一平均值和第一参考值之间差值；
[0014]基于所述差值判断是否对所述存储块中底部虚设单元进行编程，使所述第 一平均值达到第一阈值；所述第一阈值用于使在对选定的存储单元串中选定的 非边缘字线耦接的存储单元进行编程时边缘字线与相邻的非边缘字线之间的电 位差降低；所述边缘字线为所述多个字线中与所述源极线相邻的至少一个字线； 所述非边缘字线为所述多个字线中除所述边缘字线之外的字线；所述选定的非 边缘字线与所述边缘字线不相邻。
[0015]第三方面，本专利技术实施例还提供一种存储器系统，包括存储器装置，所述 存储器装置存储器阵列，所述存储器阵列包括多个存储块；每一个存储块包含 多个存储单元串；每一个存储单元串包含串联的顶部虚设单元、多个存储单元 及底部虚设单元；其中，所述顶部虚设单元连接至位线；所述底部虚设单元连 接至源极线；所述底部虚设单元与底部虚设字线耦接；所述多个存储单元分别 与多个字线耦接；所述顶部虚设单元与顶部虚设字线耦接；及耦接在所述存储 器阵列且用于控制所述存储器阵列的控制电路；其中，所述控制电路被配置为： 确定未使用过的存储块中底部虚设单元的阈值电压的第一平均值；确定所述第 一平均值和第一参考值之间差值；基于所述差值判断是否对所述存储块中底部 虚设单元进行编程，使所述第一平均值达到第一阈值；所述第一阈值用于使在 对选定的非边缘字线耦接的存储单元进行编程时边缘字线与相邻的非边缘字线 之间的电位差降低；所述边缘字线为所述多个字线中与所述源极线相邻的至少 一个字线；所述非边缘字线为所述多个字线中除所述边缘字线之外的字线；所 述选定的非边缘字线与所述边缘字线不相邻；
[0016]以及，
[0017]耦接到所述存储器装置的存储器控制器，所述存储器控制器被配置为控制 所述存储器装置。
[0018]本专利技术实施例提供一种存储器装置、存储器系统及操作方法。其中，所述 存储器装置，包含存储器阵列，所述存储器阵列包括多个存储块；每一个存储 块包含多个存储单元串；每一个存储单元串包含串联的顶部虚设单元、多个存 储单元及底部虚设单元；其中，所述顶部虚设单元连接至位线；所述底部虚设 单元连接至源极线；所述底部虚设单元与底部虚设字线耦接；所述多个存储单 元分别与多个字线耦接；所述顶部虚设单元与顶部虚设字线耦接；及耦接在所 述存储器阵列且用于控制所述存储器阵列的控制电路；其中，所述控制电路被 配置为：确定未使用过的存储块中底部虚设单元的阈值电压的第一平均值；确 定所述第一平均值和第一参考值之间差值；基于所述差值判断是否对所述存储 块中底部虚设单元进行编程，使所述第一平均值达到第一阈值；所述第一阈值 用于使在对选定的非边缘字线耦接的存储单元进行编程时边缘字线与相邻的非 边缘字线之间的电位差降低；所述边缘字线为所述多个字线中与所述源极线相 邻的至少一个字线；所述非边缘字线为
所述多个字线中除所述边缘字线之外的 字线；所述选定的非边缘字线与所述边缘字线不相邻。本专利技术实施例提供的存 储器装置、系统及操作方法，通过将存储器装置中耦接在底部虚设字线的底部 虚设单元的阈值电压与一个参考值进行比较，以此判断是否需要将存储器装置 中耦接在底部虚设字线的底部虚设单元的阈值电压编程到一个目标值(也即第 一阈值)，在该目标值(也即第一阈值)下，将相邻的边缘字线(比如，字线 WL1)与非边缘字线(比如，字线WL2)之间的电位差降低，以此减少非边缘 字线(比如，字线WL3)编程期间边缘字线(比如，字线WL1)上的HCI类 型干扰，进而降低对读取窗口裕度的影响。
附图说明
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其特征在于，包含存储器阵列，所述存储器阵列包括多个存储块；每一个存储块包含多个存储单元串；每一个存储单元串包含串联的顶部虚设单元、多个存储单元及底部虚设单元；其中，所述顶部虚设单元连接至位线；所述底部虚设单元连接至源极线；所述底部虚设单元与底部虚设字线耦接；所述多个存储单元分别与多个字线耦接；所述顶部虚设单元与顶部虚设字线耦接；及耦接在所述存储器阵列且用于控制所述存储器阵列的控制电路；其中，所述控制电路被配置为：确定未使用过的存储块中底部虚设单元的阈值电压的第一平均值；确定所述第一平均值和第一参考值之间差值；基于所述差值判断是否对所述存储块中底部虚设单元进行编程，使所述第一平均值达到第一阈值；所述第一阈值用于使在对选定的非边缘字线耦接的存储单元进行编程时边缘字线与相邻的非边缘字线之间的电位差降低；所述边缘字线为所述多个字线中与所述源极线相邻的至少一个字线；所述非边缘字线为所述多个字线中除所述边缘字线之外的字线；所述选定的非边缘字线与所述边缘字线不相邻。2.根据权利要求1所述的存储器装置，其特征在于，所述第一参考值为所述存储块中顶部虚设单元的阈值电压的第二平均值。3.根据权利要求2所述的存储器装置，其特征在于，所述基于所述差值判断是否对所述存储块中底部虚设单元进行编程，使所述第一平均值达到第一阈值，包括：在所述差值小于第二参考值时，判定需要对所述存储块中底部虚设单元进行编程，使所述第一平均值达到所述第一阈值；所述第一阈值与所述第一参考值之间的差值不小于所述第二参考值；在所述差值不小于所述第二参考值时，判定不需要对所述存储块中底部虚设单元进行编程。4.根据权利要求2所述的存储器装置，其特征在于，所述第二平均值为0伏特。5.根据权利要求4所述的存储器装置，其特征在于，所述基于所述差值判断是否对所述存储块中底部虚设单元进行编程，使所述第一平均值达到第一阈值，包括：在所述差值不大于所述第一参考值时，判定需要对所述存储块中底部虚设单元进行编程，使所述第一平均值达到所述第一阈值；所述第一阈值大于所述第一参考值；在所述差值大于所述第一参考值时，判定不需要对所述存储块中底部虚设单元进行编程。6.根据权利要求1所述的存储器装置，其特征在于，所述控制电路还被配置为：对所述选定的存储单元串中选定的非边缘字线耦接的存储单元进行编程时，对所述多个字线中的边缘字线施加第一通过电压；对与所述边缘字线相邻的非边缘字线施加第二通过电压；所述第一通过电压小于所述第二通过电压。7.根据权利要求6所述的存储器装置，其特征在于，在所述多个字线从所述源极线开始编号依次为字线WL0、WL1、
……
、WLm、
……
、WLn、
……
时，所述控制电路还被配置为：在所述边缘字线包含字线WL0和字线WL1且所述选定的非边缘字线为字线WLn时，对未选定的非边缘字线WL2至字线WLm施加的所述第二通过电压；对未选定的非边缘字线WLn
‑
4到字线WLm施加的第三通过电压，其中，n不小于17；m不大于15。
8.根据权利要求7所述的存储器装置，其特征在于，所述第三通过电压包含一组不同于所述第一通过电压、所述第二通过电压的电压值。9.根据权利要求7所述的存储器装置，其特征在于，耦接到所述字线WL0的存储单元为单级单元SLC、多级单元MLC及三级单元TLC存储单元之一；耦接在其余字线的存储单元为四级单元QLC存储单元。10.一种存储器装置的操作方法，其特征在于，所述存储器装置包含存储器阵列，所述存储器阵列包括多个存储块；每一个存储块包含多个存储单元串；每一个存储单元串包含串联的顶部虚设单元、对各存储单元及底部虚设单元，其中，所述顶部虚设单元连接至位线；所述底部虚设单元连接至源极线；所述底部虚设单元与底部虚设字线耦接；所述多个存储单元分别与多个字线耦接；所述顶部虚设单元与顶部虚设字线耦接；所述操作方法包括：确定未使用过的存储块中底部虚设单元的阈值电压的第一平均值；确定所述第一平均值和第一参考值之间差值；基于所述差值判断是否对所述存储块中底部虚设单元进行编程，使所述第一平均值达到第一阈值；所述第一阈值用于使在...

【专利技术属性】
技术研发人员：董志鹏，黄莹，王曼曦，刘红涛，储凌，梁轲，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：