集成组件制造技术

一些实施例包括在基底上具有存储器阵列的集成组件。第一感测放大器电路系统与所述基底相关联，并且包括位于所述存储器阵列正下方的感测放大器。垂直延伸的数位线与所述存储器阵列相关联，并且与所述第一感测放大器电路系统耦合。第二感测放大器电路系统与所述基底相关联，并且从所述第一感测放大器电路系统偏离。控制电路系统被配置为选择性地将所述数位线耦合到电压供给端子或所述第二感测放大器电路系统。电路系统。电路系统。

Integrated components

【技术实现步骤摘要】
集成组件


[0001]集成存储器(例如，DRAM)。

技术介绍

[0002]存储器在现代计算架构中用于存储数据。一种类型的存储器是动态随机存取存储器(DRAM)。与替代类型的存储器相比，DRAM可以提供结构简单、低成本和高速的优点。
[0003]DRAM可以利用具有与一个晶体管结合的一个电容器的存储器单元(所谓的1T
‑
1C存储器单元)，其中电容器与晶体管的源极/漏极区域耦合。
[0004]图1中示出了示例性现有技术DRAM配置10的区域。配置10包括布置在三维存储器阵列16中的存储器单元14(仅标记了其中的一些)。邻近于组件10的区域提供x、y、z坐标系，以辅助描述各种结构的相对方向。
[0005]存储器单元中的每一个包含与电容器20(仅标记了其中的一个)耦合的存取装置18(仅标记了其中的一个)。
[0006]在晶体管中的每一个包含位于一对源极/漏极区域24和26之间的沟道区域22的情况下，存取装置18对应于水平延伸的晶体管。
[0007]沟道区域和源极/漏极区域可以形成在半导体材料2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成组件，包含：位于基底上的存储器阵列，所述存储器阵列包含存储器单元的三维布置；第一感测放大器电路系统，所述第一感测放大器电路系统与所述基底相关联并且包含位于所述存储器阵列正下方的感测放大器；垂直延伸的数位线，所述数位线穿过所述存储器单元的布置并且与所述第一感测放大器电路系统耦合；第二感测放大器电路系统，所述第二感测放大器电路系统与所述基底相关联并且从所述第一感测放大器电路系统偏离；以及控制电路系统，所述控制电路系统被配置为选择性地将所述数位线耦合到电压供给端子或耦合到所述第二感测放大器电路系统。2.根据权利要求1所述的集成组件，其中所述第二感测放大器电路系统不位于所述存储器阵列正下方。3.根据权利要求1所述的集成组件，其中与所述数位线中的每一个相关联的所述控制电路系统包括：与所述数位线中的相关联一个耦合的布线结构；一对相邻的晶体管，其中所述晶体管中的一个是第一晶体管，并且另一个是第二晶体管；所述第一晶体管具有第一栅极、第一源极/漏极区域和第二源极/漏极区域；所述第一栅极将所述第一和第二源极/漏极区域彼此门控地耦合；所述第二晶体管具有第二栅极、第三源极/漏极区域和第四源极/漏极区域；所述第二栅极将所述第三和第四源极/漏极区域彼此门控地耦合；所述布线结构与所述第二和第三源极/漏极区域耦合；所述第一源极/漏极区域与所述第二感测放大器电路系统耦合；所述第四源极/漏极区域与所述电压供给端子耦合；并且所述第一和第二栅极与Mux驱动器电路系统耦合，所述Mux驱动器电路系统被配置为选择性地激活/去激活所述第一和第二栅极中的一或两个。4.根据权利要求3所述的集成组件，其中所述第一晶体管具有比所述第二晶体管更高的阈值电压。5.根据权利要求3所述的集成组件，其中所述第一晶体管具有与所述第二晶体管基本上相同的阈值电压。6.根据权利要求3所述的集成组件，其中所述第一栅极的激活利用第一激活电压，并且所述第二栅极的激活利用第二激活电压；并且其中所述第一和第二激活电压基本上彼此相同。7.根据权利要求3所述的集成组件，其中所述第一栅极的激活利用第一激活电压，并且所述第二栅极的激活利用第二激活电压；并且其中所述第一和第二激活电压彼此不同。8.根据权利要求7所述的集成组件，其中所述第一激活电压大于所述第二激活电压。9.根据权利要求1所述的集成组件，其中所述电压供给端子处于大约VCC/2的电压。10.根据权利要求1所述的集成组件，其中：所述感测放大器是第一感测放大器；
所述第二感测放大器电路系统包含第二感测放大器；所述第一感测放大器处于具有不超过4个晶体管的配置中；并且所述第二感测放大器处于具有至少8个晶体管的配置中。11.根据权利要求10所述的集成组件，其中所述第二感测放大器处于具有至少12个晶体管的配置中。12.根据权利要求1所述的集成组件，其中：所述第一感测放大器电路系统包含与其相关联的第一阈值电压；所述第二感测放大器电路系统包含与其相关联的第二阈值电压；并且所述第二阈值电压大于所述第一阈值电压。13.根据权利要求1所述的集成组件，其中所述三维布置包括至少约8个竖直堆叠的存储器单元层。14.根据权利要求1所述的集成组件，其中所述三维布置包括至少约16个竖直堆叠的存储器单元层。15.根据权利要求1所述的集成组件，其中所述三维布置包括至少约64个竖直堆叠的存储器单元层。16.一种集成组件，包含：位于基底上的存储器阵列；第一感测放大器电路系统，所述第一感测放大器电路系统与所述基底相关联并且包含位于所述存储器阵列正下方的感测放大器；垂直延伸的数位线，所述数位线与所述存储器阵列相关联并且与所述第一感测放大器电路系统耦合；第二感测放大器电路系统，所述第二感测放大器电路系统从所述第一感测放大器电路系统偏离；所述第一感测放大器电路系统被配置为用于PRECHARGE操作中；并且所述第二感测放大器电路系统被配置为用于READ/WRITE操作中，但不用于PRECHARGE操作中。17.根据权利要求16所述的集成组件，包含控制电路系统...

【专利技术属性】
技术研发人员：何源，B，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：