本公开提出一种半导体装置。半导体装置包含位于半导体基板上的第一导电特征部件、位于第一导电特征部件上的底部电极、位于底部电极上的磁性穿隧接面堆叠以及位于磁性穿隧接面堆叠上的顶部电极。间隔物接触顶部电极侧壁、磁性穿隧接面堆叠的侧壁以及底部电极的侧壁。导电特征部件接触顶部电极。导电特征部件接触顶部电极。导电特征部件接触顶部电极。
【技术实现步骤摘要】
半导体装置
[0001]本专利技术涉及半导体装置，尤其涉及包含磁性随机存取存储器单元的半导体装置以及其形成方法。
技术介绍
[0002]半导体存储器用于电子应用产品的集成电路中，电子应用产品包含例如收音机、电视、手机和个人计算装置。半导体存储器的一种类型为磁性随机存取存储器(magnetoresistive random access memory；MRAM)，其涉及结合半导体技术、磁性材料和磁性装置的自旋电子装置。利用电子自旋的磁力矩以定义位元数值。MRAM单元通常包含磁性穿隧接面(magnetic tunnel junction；MTJ)堆叠，其包含由薄绝缘体所隔开的两个铁磁体。
技术实现思路
[0003]在一范例样态中，提供一种半导体装置，包含第一导电特征部件，于半导体基板上，底部电极，于第一导电特征部件上，磁性穿隧接面堆叠，于底部电极上，顶部电极，于磁性穿隧接面堆叠上，以及间隔物，包含第一钝化层，接触顶部电极的侧壁、磁性穿隧接面堆叠的侧壁以及底部电极的侧壁，第一钝化层包含第一介电材料，第二钝化层，于第一钝化层上，第二钝化层包含导电材料，以及第三钝化层，于第二钝化层上，第二钝化层包含第一介电材料。
[0004]在另一个范例样态中，提供一种半导体装置，包含第一导电特征部件，于半导体基板上，底部电极，于第一导电特征部件上，磁性穿隧接面堆叠，于底部电极上，顶部电极，于磁性穿隧接面堆叠上，以及间隔物，接触顶部电极的一侧壁、磁性穿隧接面堆叠的侧壁以及底部电极的侧壁，间隔物包含非晶碳，以及导电特征部件，接触顶部电极。
[0005]在另一个范例样态中，提供一种半导体装置的形成方法，包含形成底部电极层于半导体基板上，形成磁性穿隧接面膜片堆叠于底部电极层上，形成顶部电极层于磁性穿隧接面膜片堆叠上，图案化顶部电极层、磁性穿隧接面膜片堆叠以及底部电极层以形成磁性随机存取存储器单元，沉积第一氮化物层于磁性随机存取存储器单元上，沉积金属层于第一氮化物层上，沉积第二氮化物层于金属层上，以及图案化第一氮化物层、金属层以及第二氮化物层以在磁性随机存取存储器单元的侧壁上形成间隔物，其中图案化的操作暴露顶部电极层的顶面以及侧壁。
附图说明
[0006]本公开的各项层面在以下的实施方式搭配附带的图示一同阅读会有最好的理解。需要强调的是，依据产业的标准惯例，许多特征并没有按比例描绘而仅为描绘性的目的。事实上，为了讨论的清晰度，许多特征的尺寸可为任意的增加或缩减。
[0007]图1根据一些实施例，为半导体装置的方块图。
[0008]图2根据一些实施例，为半导体装置的剖面图。
[0009]图3、图4、图5、图6、图7、图8、图9、图10A、图10B、图11A、图11B、图12、图13、图14、图15、图16A以及图16B根据一些实施例，为制造半导体装置的中间阶段的剖面图。
[0010]图17A、图17B、图18A、图18B、图19、图20、图21、图22、图23A以及图23B根据一些实施例，为制造半导体装置的中间阶段的剖面图。
[0011]附图标记如下：
[0012]50,250：半导体装置
[0013]50L：逻辑区
[0014]50M：存储器区
[0015]52：MRAM阵列
[0016]54：列解码器
[0017]56：行解码器
[0018]58：MRAM单元
[0019]60：半导体基板
[0020]62：装置
[0021]64：层间介电层
[0022]66：接点插塞
[0023]68：内连结构
[0024]102,108,150,160,172：金属间介电层
[0025]104,164,174：导电特征部件
[0026]106,170：蚀刻停止层
[0027]106A：阻隔硅化子层
[0028]106B：氧化铝子层
[0029]110,164V,174V：导孔
[0030]112：导电区
[0031]114：导电阻挡层
[0032]116：底部电极层
[0033]118：磁性穿隧接面膜片堆叠
[0034]118A：反铁磁层
[0035]118B：固定层
[0036]118C：穿隧阻挡层
[0037]118D：自由层
[0038]120：顶部电极层
[0039]122：硬掩模层
[0040]124：光刻胶/光敏感掩模
[0041]124A：底层
[0042]124B：中间层
[0043]124C：顶层
[0044]130：凹槽
[0045]132：底部电极
[0046]134：磁性穿隧接面元件/磁性穿隧接面堆叠
[0047]136：顶部电极
[0048]140,240：间隔物
[0049]142：第一钝化层
[0050]144：第二钝化层
[0051]146：第三钝化层
[0052]152,162：抗反射层
[0053]164L,174L：导线
[0054]242：钝化层
[0055]500,502：区域
[0056]BL：位元线
[0057]D1：第一深度
[0058]D2：第二深度
[0059]H1：第一高度
[0060]H2：第二高度
[0061]H3：第三高度
[0062]H4：第四高度
[0063]L1,L2,L3,L4,L5,L6：金属线
[0064]M1,M2,M3,M4,M5,M6：金属化层
[0065]T1：第一厚度
[0066]T2：第二厚度
[0067]T3：第三厚度
[0068]T4：第四厚度
[0069]T5：第五厚度
[0070]T6：第六厚度
[0071]V1,V2,V3,V4,V5,V6：通孔/金属通孔
[0072]WL：字元线
具体实施方式
[0073]以下公开内容提供了用于实施所提供的不同特征的许多不同实施例或实例。以下所描述的部件和布置等的特定实例，用以简化本公开内容。当然，其仅为实例而非用于限定公开。例如，以下描述中在第二特征部件上方或之上形成第一特征部件，可以包括第一特征部件和第二特征部件形成为直接接触的实施例，亦可以包括在第一特征部件与第二特征部件之间形成其他特征部件，使得第一特征部件和第二特征部件不直接接触的实施例。另外，本公开在各种实例中重复使用参考数字及/或字母。该重复使用是为了简单和清楚的目的，本身并不代表所论述的各种实施例及/或配置之间的关系。
[0074]进一步而言，例如“之下”，“下部”，“下方”，“上部”，“上方”等等空间上相对关系的用语，在此是为了描述便利性，用以使本公开更容易地描述附图中一个元件或者特征部件
与另一元件或者本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，包含：一第一导电特征部件，于一半导体基板上；一底部电极，于上述第一导电特征部件上；一磁性穿隧接面堆叠，于上述底部电极上；一顶部电极，于上述磁性穿隧接面堆叠上；以及一间隔物，包含：一第一钝化层，接触上述顶部电极的一侧壁、...
【专利技术属性】
技术研发人员：黄致凡，郑凯文，黄镇球，陈殿豪，陈燕铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。