存储器装置及其操作方法、存储器系统制造方法及图纸

本发明专利技术实施例提供了一种存储器装置及其操作方法、存储器系统，所述存储器装置包括多个指存储区，每个指存储区包括多个存储单元排，每个所述存储单元排包括多个沿与栅极隔离结构延伸方向平行的方向并列排布的多个存储单元；所述方法包括：对所述多个存储单元排中的第一存储单元排和第二存储单元排进行第一编程操作；在进行所述第一编程操作时，对与所述第一存储单元排耦接的位线施加第一位线电压，对与所述第二存储单元排耦接的位线施加第二位线电压，所述第一存储单元排和所述第二存储单元排所属分组的编程速度不同，所述第一位线电压与所述第二位线电压不同。线电压与所述第二位线电压不同。线电压与所述第二位线电压不同。

Memory device and its operation method, memory system

【技术实现步骤摘要】
存储器装置及其操作方法、存储器系统


[0001]本专利技术实施例涉及半导体
，特别涉及一种存储器装置及其操作方法、存储器系统。

技术介绍

[0002]存储器是现代信息技术中用于保存信息的记忆设备。作为一种典型的非易失性半导体存储器，NAND(Not
‑
And，与非型)闪存器由于具有较高的存储密度、可控的生产成本、合适的编擦速度及保持特性，已经成为存储市场中的主流产品。
[0003]随着对存储器要求的不断提高，如何减少编程时间、提高编程效率成为本领域现阶段亟需解决的技术问题之一。

技术实现思路

[0004]本专利技术实施例提出一种存储器装置及其操作方法、存储器系统。
[0005]本专利技术实施例提供一种存储器装置的操作方法，
[0006]所述存储器装置包括多个指存储区，每个指存储区包括多个存储单元排，每个所述存储单元排包括多个沿与栅极隔离结构延伸方向平行的方向并列排布的多个存储单元；所述方法包括：
[0007]对所述多个存储单元排中的第一存储单元排和第二存储单元排进行第一编程操作；在进行所述第一编程操作时，对与所述第一存储单元排耦接的位线施加第一位线电压，对与所述第二存储单元排耦接的位线施加第二位线电压，所述第一存储单元排和所述第二存储单元排所属分组的编程速度不同，所述第一位线电压与所述第二位线电压不同。
[0008]上述方案中，所述方法还包括：
[0009]获取多个存储单元排中每个存储单元排所属分组的值；
[0010]所述对与所述第一存储单元排耦接的位线施加第一位线电压，对与所述第二存储单元排耦接的位线施加第二位线电压，包括：
[0011]获取所述第一存储单元排所属分组的值为第一值，根据所述第一值，对与所述第一存储单元排耦接的位线施加第一位线电压；获取所述第二存储单元排所属分组的值为第二值，根据所述第二值，对与所述第二存储单元排耦接的位线施加第二位线电压。
[0012]上述方案中，所述第一存储单元排所属分组的编程速度为第一速度，所述第二存储单元排所属分组的编程速度为第二速度；
[0013]当所述第一速度大于所述第二速度时，所述第一位线电压大于第二位线电压；
[0014]当所述第一速度小于第二速度时，所述第一位线电压小于第二位线电压。
[0015]上述方案中，所述方法还包括：
[0016]根据所述每个存储单元排的编程速度，对所述多个存储单元排进行分组；其中，所述分组的数量小于或等于一个指存储区中存储单元排的数量。
[0017]上述方案中，所述方法还包括：
[0018]对多个存储单元排中每个所述存储单元排进行第二编程操作，获取所述每个存储单元排的编程速度；其中，在进行所述第二编程操作时，对与每个所述存储单元排耦接的位线均施加相同的位线电压。
[0019]上述方案中，所述方法还包括：在进行所述第二编程操作时，对与每个所述存储单元排耦接的位线均施加地电压。
[0020]上述方案中，所述方法还包括：
[0021]根据所述存储单元排与任一栅极隔离结构的最小距离，确定所述存储单元排的编程速度。
[0022]上述方案中，所述存储单元排与任一栅极隔离结构的最小距离越小，所述存储单元排的编程速度越大。
[0023]上述方案中，所述根据所述每个存储单元排的编程速度，对所述多个存储单元排进行分组，包括：
[0024]将一个指存储区中编程速度最小的存储单元排划分为第一组，将所述指存储区除了编程速度最小的存储单元排之外的剩余存储单元排划分为第二组；
[0025]所述第一存储单元排和所述第二存储单元排属于编程速度不同的分组，包括：
[0026]所述第一存储单元排属于第一组，所述第二存储单元排属于第二组；
[0027]或者，
[0028]所述第一存储单元排属于第二组，所述第二存储单元排属于第一组。
[0029]上述方案中，当所述第一存储单元排属于第一组，所述第二存储单元排属于第二组时，所述第一位线电压为0V，所述第二位线电压的范围为：0.3V
‑
0.5V；
[0030]当所述第一存储单元排属于第二组，所述第二存储单元排属于第一组时，所述第一位线电压的范围为：0.3V
‑
0.5V，所述第二位线电压为0V。
[0031]上述方案中，一个指存储区包括M排存储单元排；M为大于二的正整数；
[0032]所述根据所述每个存储单元排的编程速度，对所述多个存储单元排进行分组，包括：
[0033]将M个存储单元排划分成M个组；
[0034]所述第一存储单元排和所述第二存储单元排属于编程速度不同的分组，所述第一位线电压与所述第二位线电压不同，包括：
[0035]所述第一存储单元排属于第i组，所述第二存储单元排属于第j组，所述第一位线电压与所述第一存储单元排属于M组中除第i组之外的其它组时，施加在所述第一存储单元排耦接的位线上的位线电压均不同；所述第二位线电压与所述第二存储单元排属于M组中除第j组之外的其它组时，施加在所述第二存储单元排耦接的位线上的位线电压均不同；所述i、j为小于等于M的正整数。
[0036]本专利技术实施例还提供了一种存储器装置，所述存储器装置包括：多个指存储区以及与所述指存储区耦接的外围电路；其中，每个指存储区包括多个存储单元排，每个所述存储单元排包括多个沿与栅极隔离结构延伸方向平行的方向并列排布的多个存储单元；
[0037]所述外围电路被配置为：
[0038]对所述多个存储单元排中的第一存储单元排和第二存储单元排进行第一编程操作；在进行所述第一编程操作时，对与所述第一存储单元排耦接的位线施加第一位线电压，
对与所述第二存储单元排耦接的位线施加第二位线电压，所述第一存储单元排和所述第二存储单元排所属分组的编程速度不同，所述第一位线电压与所述第二位线电压不同。
[0039]上述方案中，所述外围电路被配置为：
[0040]获取所述第一存储单元排所属分组的值为第一值，根据所述第一值，对与所述第一存储单元排耦接的位线施加第一位线电压；获取所述第二存储单元排所属分组的值为第二值，根据所述第二值，对与所述第二存储单元排耦接的位线施加第二位线电压。
[0041]上述方案中，所述外围电路被配置为：
[0042]所述第一存储单元排所属分组的编程速度为第一速度，所述第二存储单元排所属分组的编程速度为第二速度；
[0043]当所述第一速度大于所述第二速度时，所述第一位线电压大于第二位线电压；
[0044]当所述第一速度小于第二速度时，所述第一位线电压小于第二位线电压。
[0045]上述方案中，所述外围电路被配置为：根据所述每个存储单元排的编程速度，对所述多个存储单元排进行分组；其中，所述分组的数量小于或等于一个指存储区中存储单元排的数量。
[0046]上述方案中，所述外围电路包括：控制逻辑单元、电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置的操作方法，其特征在于，所述存储器装置包括多个指存储区，每个指存储区包括多个存储单元排，每个所述存储单元排包括多个沿与栅极隔离结构延伸方向平行的方向并列排布的多个存储单元；所述方法包括：对所述多个存储单元排中的第一存储单元排和第二存储单元排进行第一编程操作；在进行所述第一编程操作时，对与所述第一存储单元排耦接的位线施加第一位线电压，对与所述第二存储单元排耦接的位线施加第二位线电压，所述第一存储单元排和所述第二存储单元排所属分组的编程速度不同，所述第一位线电压与所述第二位线电压不同。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：获取多个存储单元排中每个存储单元排所属分组的值；所述对与所述第一存储单元排耦接的位线施加第一位线电压，对与所述第二存储单元排耦接的位线施加第二位线电压，包括：获取所述第一存储单元排所属分组的值为第一值，根据所述第一值，对与所述第一存储单元排耦接的位线施加第一位线电压；获取所述第二存储单元排所属分组的值为第二值，根据所述第二值，对与所述第二存储单元排耦接的位线施加第二位线电压。3.根据权利要求1所述的方法，其特征在于，所述第一存储单元排所属分组的编程速度为第一速度，所述第二存储单元排所属分组的编程速度为第二速度；当所述第一速度大于所述第二速度时，所述第一位线电压大于第二位线电压；当所述第一速度小于第二速度时，所述第一位线电压小于第二位线电压。4.根据权利要求1所述的方法，其特征在于，所述方法还包括：根据所述每个存储单元排的编程速度，对所述多个存储单元排进行分组；其中，所述分组的数量小于或等于一个指存储区中存储单元排的数量。5.根据权利要求4所述的方法，其特征在于，所述方法还包括：对多个存储单元排中每个所述存储单元排进行第二编程操作，获取所述每个存储单元排的编程速度；其中，在进行所述第二编程操作时，对与每个所述存储单元排耦接的位线均施加相同的位线电压。6.根据权利要求5所述的方法，其特征在于，所述方法还包括：在进行所述第二编程操作时，对与每个所述存储单元排耦接的位线均施加地电压。7.根据权利要求4所述的方法，其特征在于，所述方法还包括：根据所述存储单元排与任一栅极隔离结构的最小距离，确定所述存储单元排的编程速度。8.根据权利要求7所述的方法，其特征在于，所述存储单元排与任一栅极隔离结构的最小距离越小，所述存储单元排的编程速度越大。9.根据权利要求4所述的方法，其特征在于，所述根据所述每个存储单元排的编程速度，对所述多个存储单元排进行分组，包括：将一个指存储区中编程速度最小的存储单元排划分为第一组，将所述指存储区除了编程速度最小的存储单元排之外的剩余存储单元排划分为第二组；所述第一存储单元排和所述第二存储单元排属于编程速度不同的分组，包括：所述第一存储单元排属于第一组，所述第二存储单元排属于第二组；或者，
所述第一存储单元排属于第二组，所述第二存储单元排属于第一组。10.根据权利要求9所述的方法，其特征在于，当所述第一存储单元排属于第一组，所述第二存储单元排属于第二组时，所述第一位线电压为0V，所述第二位线电压的范围为：0.3V
‑
0.5V；当所述第一存储单元排属于第二组，所述第二存储单元排属于第一组时，所述第一位线电压的范围为：0.3V
‑
0.5V，所述第二位线电压为0V。11.根据权利要求4所述的方法，其特征在于，一个指存储区包括M排存储单元排；M为大于二的正整...

【专利技术属性】
技术研发人员：孙健武，魏华征，曹宏，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：