错误检测装置和错误检测方法制造方法及图纸

本发明专利技术的错误检测方法如图１所示那样，在对以没有连续性的排列输入的对象符号序列进行综合特征计算的同时，对该以没有连续性的排列输入的对象符号序列，一边跳过数据使得该符号序列的排列具有连续性地修正该数据间的连续性一边进行第一错误检测符号计算，根据在上述综合特征计算中得到的综合特征，计算上述对象符号序列的错误数据位置和错误数据数值，根据该错误数据位置和错误数据数值，只对上述对象符号序列中的上述错误数据位置再次进行第二错误检测符号计算，使用该计算结果，更新上述第一错误检测符号计算的计算结果，由此同时进行以没有连续性的排列输入的ＥＣＣ处理和ＥＤＣ计算处理。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，特别涉及同时执行错误订正和错误检测的。
技术介绍
在进行数字数据的记录/重放的系统中，由于在重放时或记录时数据中会产生错误，所以必须订正该错误，并且进行判断所进行的错误订正是否正确的错误检测。例如，在作为光记录介质的DVD的记录/重放中，错误订正使用被称为ECC(Error Correcting Code)的方法，错误检测使用被称为EDC(Error Detecting Code)的方法。上述ECC以错误订正单位块(以下称为“ECC块”)为单位执行处理，该ECC块如图11所示那样由16扇区(sector)构成。另外，上述EDC以上述ECC块中的扇区为单位执行处理，1扇区具有图12所示那样的结构。以下，使用图11～图14，举例对记录在作为光记录介质的DVD中的数据进行错误订正的情况进行说明。首先，在对记录在DVD中的数据符号进行错误订正的情况下，对从DVD读出的ECC编码后的数据符号进行解码，对该数据，在图11所示的C1方向或C2方向上进行错误订正。这时，从ECC解码后的数据生成位置多项式和数值多项式，求出它们的根，由此计算出错误数据位置和错误数据数值。另外，在对1ECC块中的符号序列在上述C1方向或C2方向上进行了错误订正时，在该数据中存在超过错误订正能力的错误的情况下，如图13所示，将该超过错误订正能力的数据符号序列作为不能订正符号序列，而作为消失位置信息存储与该不能订正符号序列有关的信息。如上述那样，针对1ECC决中的全部符号序列，在图11所示的C1方向或C2方向上完成了错误订正后，本次在与上述不同的方向(C2方向或C1方向)上，使用上述消失位置信息，对上述1ECC块中的符号序列进行错误订正。在使用上述消失位置信息进行错误订正的情况下，由于预先知道错误数据位置，所以在生成上述多项式时，可以只求出数值多项式。其结果是能够提高错误订正能力。例如，最初如图13所示，在对1ECC块中的全部符号序列在C1方向上进行了错误订正时，1ECC块中的第50、90、130、200行成为不能订正符号序列。然后，如图14所示，在作为与上次不同的方向的C2方向上进行错误订正，但这时根据表示上述不能订正符号序列的消失位置信息，将1ECC块中的第50、90、130、200字节指定为消失位置信息，能够提高上述C2方向的错误订正能力。通过该方法，能够不损失订正能力地对在传送系统中产生的突发(burst)错误进行错误订正。另外，在对数据符号序列进行错误订正和错误检测的情况下，在现有技术中，在上述ECC处理结束了1ECC块后，以该1ECC块的扇区为单位进行了EDC计算。以下，使用图14和图15说明EDC计算的概要。图15是表示EDC计算电路的结构例子的图，在此，表示4字节输入的EDC计算电路。首先，EDC的计算公式如下所示。(公式1)EDC(x)=Σi=310bixi=l(x)mod{g(x)}]]>l(x)=Σi=1651132bixig(x)=x32+x31+x4+1]]> 上述EDC计算公式如图15的EDC计算电路所示，在32比特的移位寄存器的对第0比特、第4比特、第31比特的输入处配置EXOR计算电路，通过该EXOR计算电路，分别计算出从4字节的最高位开始的比特输入和第31比特、第3比特和第31比特、第30比特和第31比特的EXOR。如根据以上所示的EDC计算公式或图15的EDC计算电路所能够理解的那样，EDC计算是沿着数据的记录方向(图11所示的C1方向)的线性计算。另外，如果以数据的记录方向，即ID区域、IEC区域、RSV区域、用户数据区域、EDC区域的顺序，分别每4个字节地，将具有上述图12所示那样的结构的1个扇区输入到图15所示的EDC计算电路，则输入了作为最终4字节的EDC区域后的32比特的移位寄存器值为EDC计算结果。这样，在现有技术中，一般采用在进行了错误订正(ECC)后进行错误检测(EDC)的方法，但在该方法中，在从缓存器中读出作为用于进行错误订正的一个单位的ECC块进行了错误订正后，为了进行错误检测，必须再次从上述缓存器中读出ECC块，因此产生了消耗存储缓存器的频带宽度和处理时间增大的问题。作为解决这样的消耗存储缓存器的频带宽度或处理时间增大的问题的方法，可以考虑通过从缓存器中只读出一次ECC块，来同时进行ECC和EDC双方的处理。但是，如上述那样，由于EDC计算处理是沿着数据的记录方向(图11的C1方向)的线性计算，所以在错误订正电路中，在如图13所示那样输入的数据的排列有连续性的C1方向上进行错误订正的情况下，能够同时处理该C1方向的ECC、上述EDC计算，但在如图14所示那样输入的数据的排列没有连续性的C2方向上进行错误订正的情况下，同时处理该C2方向的ECC和上述EDC计算的难度高，有难以在半导体中实现这样的同时处理的问题。
技术实现思路
本专利技术就是为了解决上述问题而提出的，其目的在于提供一种在以没有连续性的排列(图11的C2方向)来输入进行ECC块的错误检测的对象符号序列时，也能够同时进行错误订正和错误检测的。本专利技术的错误检测装置具有针对由分别由矩阵状的数据组成的多个扇区构成的对象符号序列进行综合特征(syndrome)计算的综合特征计算器，并在对该对象符号序列进行错误订正电路的错误订正处理的同时，以上述扇区为单位对该对象符号序列进行错误检测，具备计算上述对象符号序列的错误检测符号的错误检测符号计算电路；进行以下的跳过(skip)计算的错误检测符号跳过计算电路，即在以没有连续性的排列输入了上述对象符号序列时，跳过数据使该符号序列的排列连续，而修正输入数据间的连续性；控制与上述综合特征计算同时进行的上述错误检测符号计算电路或错误检测符号跳过计算电路的第一错误检测符号计算处理的第一错误检测控制电路；在上述错误订正处理后，根据通过该错误订正处理得到的错误数据位置和错误数据数值，控制只对该错误数据位置所示的数据进行的第二错误检测符号计算处理，同时根据该第二错误检测符号计算处理的计算结果，控制用于更新上述第一错误检测符号计算处理的计算结果的更新处理的第二错误检测控制电路；保存上述错误检测符号计算电路和上述错误检测符号跳过计算电路的计算结果的存储器。由此，在以没有连续性的排列输入进行ECC块的错误检测的对象符号序列时，也能够同时进行错误订正和错误检测。进而，在本专利技术的错误检测装置中，上述错误检测符号跳过计算电路将到前次为止输入的对象符号序列的错误检测符号作为输入，进行预先设置在该错误检测符号跳过计算电路中的跳过计算。由此，能够通过简单的处理进行跳过计算，能够在半导体电路中实现同时执行错误订正和错误检测。进而，在本专利技术的错误检测装置中，上述存储器具备在以有连续性的排列输入了上述对象符号序列时，保存上述错误检测符号计算电路和上述错误检测符号跳过计算电路的扇区单位的计算结果，在以没有连续性的排列输入了上述对象符号序列时，保存上述错误检测符号计算电路和上述错误检测符号跳过计算电路的每个扇区的中途计算结果的第一存储器；对上述每个扇区保存从上述第一存储器发送的计算结果的第二存储器。由此，在以没有连续性的排列输入了进行ECC块的错误检测的对象符号本文档来自技高网...

【技术保护点】
一种错误检测装置，具有针对由分别由矩阵状的数据组成的多个扇区构成的对象符号序列进行综合特征计算的综合特征计算器，并在对该对象符号序列进行错误订正电路的错误订正处理的同时，以上述扇区为单位对该对象符号序列进行错误检测，其特征在于包括： 计算上述对象符号序列的错误检测符号的错误检测符号计算电路；进行以下的跳过计算的错误检测符号跳过计算电路，即在以没有连续性的排列输入了上述对象符号序列时，跳过数据使该符号序列的排列连续，而修正数据间的连续性；控制与上述综合特征 计算同时进行的上述错误检测符号计算电路或错误检测符号跳过计算电路的第一错误检测符号计算处理的第一错误检测控制电路；在上述错误订正处理后，根据通过该错误订正处理得到的错误数据位置和错误数据数值，控制只对该错误数据位置所示的数据进行的第 二错误检测符号计算处理，同时根据该第二错误检测符号计算处理的计算结果，控制用于更新上述第一错误检测符号计算处理的计算结果的更新处理的第二错误检测控制电路；保存上述错误检测符号计算电路和上述错误检测符号跳过计算电路的计算结果的存储器。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：松田秀治，薮野宽之，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]