一种译码方法、装置和编译码系统制造方法及图纸

本发明专利技术实施例公开了一种译码方法、装置和编译码系统。该方法包括：接收码多项式，将所述码多项式对预先设定的生成多项式进行求模，获取原校验子图样；将所述原校验子图样代入基于生成多项式的反多项式的电路运转，原校验子图样对应的错误多项式向所述接收的码多项式的低次方向循环移位，确定错误图样；将所述接收的码多项式的倒序和错误图样进行模二加。该装置包括：原校验子生成单元、基于生成多项式的反多项式的电路单元、缓存器和纠错单元。本发明专利技术实施例提供的方法、装置和编译码系统可灵活适应缩短循环码缩短长度的变化，并易于实现并行计算。

【技术实现步骤摘要】

本专利技术实施例涉及译码
，具体涉及一种译码方法、装置和编译码 系统。
技术介绍
循环码是线性分组码的一个重要子集，其最大的特点就是码字的循环特 性，所谓循环特性是指循环码中任一许用码组无论是向左还是右循环移位后， 所得到的码组仍然是许用码组。缩短循环码是一种常见的循环码，其缩短的是 码多项式的高S位。如果用传统的梅吉特译码器进行译码，伴随着缩短长度S 的变化，其对应的校验子图样会不一样。图1为传统的梅吉特译码器原理图。所述梅吉特译码器的校验子计算电路 可釆用除法电路，某码组循环移位/次的校验子等于原码组校验子在除法电路 中运转/次所得到的结果。接收到的码组同时输入到校验子计算电路和緩存器中；当该码组输入完毕并且校验子计算结束后，将输入断开，进行除法电路运 转和错误图样识别。当除法电路运转到某个时刻，除法电路寄存器的图样被电 路识别，即将该时刻对应的緩存接收数据与相应的错误图样模二力口，实现纠错。 在图1所示现有的梅吉特译码器原理图基础上，请一并参阅图2，图2为 循环码CRC-CCITT码的梅吉特译码器的实现示意图。CRC-CCITT码的梅吉 特译码器的错误图样识别电路为一个与门，识别的图样为对应的码多项式的最 高位出错时对应的校验子图样。开始工作时，校验子生成电路的寄存器为0， 门l打开，开关K断开；当一个包输入完毕时，计算得到校验子图样^(x)，门 1关闭，且使緩冲器停止移动；开关K闭合，校验子生成电路的校验子图样4x) 送到下面的除法电路中，随即开关K断开，且校验子生成电路中的寄存器清 空为0。这时，门1再次打开，緩存器送出当前包的数据，同时接收下一包的 数据。与此同时，校验子生成电路计算下一包接收数据的校验子，而下面的除 法电路则对当前包的数据进行纠正。当且仅当下面的除法电路的寄存器中的图 样为该校-验子图样时，与门的输出为l,其余情况与门的输出为0。与门输出与緩存器中输出的接收数据依次进行模二力口，即可对相应位置上的错误进行纠 正。专利技术人在实现本专利技术的过程中发现，缩短循环码进行缩短的是码多项式的 高次位，随着缩短长度的变化对应的需识别的校验子图样也会不一样。因此， 对缩短长度可变的缩短循环码进行译码时，现有的梅吉特译码器的校验子图样 识别电路无法灵活应用；且由于校验子除法电路每转一次就要进行校验子图样 识别，难以实现并行计算。
技术实现思路
有鉴于此，本专利技术实施例要解决的技术问题是提出一种译码方法、装置和 编译码系统，可以灵活适应缩短循环码缩短长度的变化，并易于并行计算。为了实现上述目的，本专利技术实施例提供的技术方案是这样的 本专利技术实施例提供了一种译码方法，包括接收码多项式，将所述码多项式对预先设定的生成多项式进行求模，获取 原校验子图样；将所述原校验子图样代入基于生成多项式的反多项式的电路运转，原校验 子图样对应的错误多项式向所述接收的码多项式的低次方向循环移位，确定错 误图样；将所述接收的码多项式的倒序和错误图样进行模二加。 本专利技术实施例还提供了一种译码器，包括原校验子生成单元，用于接收码多项式，将所述码多项式对预先设定的生 成多项式进行求模，获取原校验子图样；基于生成多项式的反多项式的电路单元，用于接收所述原校验子图样并运 转，原校验子图样对应的错误多项式向所述接收的码多项式的低次方向循环移 位；确定错误图样并输出；緩存器，用于接收码多项式，并输出；纠错单元，用于将缓存器输出的码多项式的倒序和基于生成多项式的反多 项式的电路单元输出的错误图样进行模二加。本专利技术实施例还提供了一种编译码系统，包括译码器，与编码器以可通信 方式连4妻，所述译码器，用于接收码多项式，将所述码多项式对预先设定的生成多项 式进行求模，获取原校验子图样；将所述原校验子图样代入基于生成多项式的反多项式的电路中运转，原校验子图样对应的错误多项式向所述接收的码多项式的低次方向循环移位；由电 路的寄存器图样确定错误图样，并输出；将所述接收到的码多项式的倒序和所述输出的错误图样和进行模二加。 本专利技术实施例基于生成多项式的反多项式电路的应用，由于缩短循环码缩 短的是码多项式的高次位不会影响到低次位，且本专利技术实施例应用基于生成多 项式的反多项式电路对原校验子图样进行运算，等效于与原校验子图样对应的 错误多项式向接收到的码多项式的低次方向循环移位，所述码多项式的低次位 出错对应的校验子图样不会随着缩短长度的变化而变化，可以灵活适应缩短循 环码的缩短长度的变化，并易于并行计算。 附图说明图1为现有的梅吉特译码器的原理图2为现有技术中CRC-CCITT码的纠错方法的实现示意图； 图3为本专利技术实施例提供的译码方法的流程示意图； 图4为本专利技术实施例提供的一种译码方法的实现示意图； 图5为本专利技术实施例提供的又一种译码方法的实现示意图； 图6为本专利技术实施例提供的一种译码器的逻辑结构示意图。 具体实施例方式本专利技术实施例提供了一种译码方法、装置和编译码系统，使与原校验子图 样对应的错误多项式向接收的码多项式的低次方向循环移位，灵活适应缩短循 环码的缩短长度的变化，并易于并行计算。为了便于对本专利技术实施例进一步的理解，下面结合附图对本专利技术实施例进 4亍i羊纟田4苗述。请参阅图3，图3为本专利技术实施例提供的译码方法的流程示意图，该方法 具体可以包括步骤301:接收码多项式，将所述码多项式对预先设定的生成多项式进行 求模，获取原校验子图样。其中，所述接收的码多项式由编码器发送的码多项式和传输过程中产生的4晉i吴多项式才莫二加而成；所述接收的码多项式除以生成多项式并取余式，得到原校验子图样；所述 生成多项式是编码时预先设定的，译码时采用与编码时完全相同的生成多项式 进行译码纠检错。假设编码时发射的码多项式为C(x)，译码时接收到的码多项式为r(;c)，错 误多项式为e(x),有r(x)二C(x) + e(jc)。对于循环码，原校验子图样4x)常定义为r(x)除以生成多项式g(x)的余 式，即二r(x)modg(x) ( 1 )对式(1)进行分解，且利用发射的码多项式C(:c)必定能被g(;c)整除的性 质，得= r(x)modg(x) = (C(x) + e(x))modg(x) =C(x)modg(x) + e(x)modg(x) ( )=e(x)modg(x)可见，原校验子图样4x)仅和错误多项式44有关，和编码时发射的码多 项式为C(^无关。当错误多项式e(x)^时，原校验子图样4^ = 0，则认为接 收码字r(x)正确；当错误多项式e(xpO时，原校验子图样x(;c)^0,则认为接 收码字r(x)不正确。步骤302:应用基于生成多项式的反多项式电^各对原4吏验子图样进行运转， 原校验子图样对应的错误多项式向接收的码多项式的低次方向循环移位，确定 错误图样。其中，将所述原校验子图样代入基于生成多项式的反多项式的电路；所述 反多项式是将所述预先设定的生成多项式的系数逆置得到的；所述原校验子图样在基于生成多项式的反多项式的电路中运转；对应的电 路寄存器中的图样是所述原校验子图样对应的错误多项式向接收的码多项式 的低次方向循环移位后得到校验子图样；对基于生成多项式的反多项式的电路中的寄存器图样进行识别，从而得到对应的错误图样。其中，所述对基于本文档来自技高网...

【技术保护点】
一种译码方法，其特征在于，包括：　接收码多项式，将所述码多项式对预先设定的生成多项式进行求模，获取原校验子图样；　将所述原校验子图样代入基于生成多项式的反多项式的电路运转，原校验子图样对应的错误多项式向所述接收的码多项式的低次方 向循环移位，确定错误图样；　将所述接收的码多项式的倒序和错误图样进行模二加。

【技术特征摘要】

【专利技术属性】
技术研发人员：方冬梅，
申请(专利权)人：上海华为技术有限公司，
类型：发明
国别省市：31[中国|上海]