一种实现编码的电路和方法技术

本发明专利技术涉及编码技术，提供了一种实现编码的方法，该方法基于编码电路实现，编码电路中包括一个或一个以上相同的子编码器，子编码器包括ｎ个中间结果缓存单元，ｎ为输入到子编码器的码字的个数，ｎ为大于１的整数，该方法还包括以下步骤：编码组合逻辑单元接收码流，对接收到的码流中的码字进行编码处理，将经编码处理的码字的校验码元存放到与该码字对应排序的中间结果缓存单元。本发明专利技术实施例还提供了一种实现编码的电路，通过使用本发明专利技术实施例所提供的编码电路方法减小了编码电路的规模，同时还减小了编码所需的时间。

【技术实现步骤摘要】

本专利技术涉及编码技术，特别涉及。
技术介绍
博斯-查德胡里-霍昆格姆(BCH)码是由博斯(Bose)、查德胡里(Chaudhuri)和霍昆格姆(Hocquenhem)专利技术的，故以这三个专利技术者名字的开头字母进行命名。BCH码是一种循环码，利用除法来进行纠错。里德-索罗蒙(RS)码是BCH码的一种，该码被当作一种特殊的BCH码，在本专利技术中并不区分BCH码和RS码，统称为BCH码。由于BCH码具有较好的纠错能力和电路易实现的特点，因此被广泛应用于通信系统。下面介绍现有技术中实现BCH码编码的电路。图1为现有技术中实现BCH码编码的第一种电路的结构示意图。如图1所示，该电路包括子编码器1、子编码器2....子编码器m。假如共有m个码字进行交织构成总的编解码，一个码字即为输入数据中的一个子码，在本申请文件中所涉及的码字的码型均为相同类型的码型。图2为数据流中m个码字的结构示意图。如图2所示，这m个码字采用间插的方式进行排序，先排放m个码字的第一个码元，然后是m个码字的第二个码元，依次排列下去，直到m个码字的第p个码元。将这m个码字的p+1个码元分别依次输入到子编码器1，子编码器2...子编码器m。m个子编码器在控制电路的控制下，对m个码字进行编码处理，然后将经编码处理的m个码字输出到解码电路进行解码处理。由此可以看出，由于m个码字的码型完全相同，子编码器1、子编码器2...子编码器m为相同的子编码器，因此，该电路的设计方案是非常简单的，但是存在这样的问题每一个子编码器只负责处理一个码字，因此会造成电路的规模比较庞大，此外，电路资源的利用率不高。从上述方案可以看出BCH码编码电路资源利用率不高，下面介绍改进后的第二种实现BCH码编码的电路方案。图3为现有技术中实现BCH码编码的第二种电路的结构示意图。如图3所示，该电路包括第一数据缓存单元300、第二数据缓存单元320和子编码器310。其中，子编码器310包括子编码器1、子编码器2....子编码器k。图3中的n表示子编码器310的复用次数，也是每个子编码器处理的码字的个数。m为输入到编码电路的码字的个数，表示输入的数据流中包含的码字的个数。n等于Rin除以Rd的进位整数的值，例如，Rin等于9.6Mbps，Rd等于3Mbps，那么取n等于4，其中，Rin为输入的数据流的带宽，Rd表示每一个子编码器能够处理的数据带宽。由于每个子编码器310复用的次数为n，所以每个子编码器要依次对第1个、第2个....第n个码字进行编码处理。由图2可以看出，因为n个码字是间插排序的，如果要对这n个码字依次进行编码，首先需要将这n个码字存放到第一数据缓存单元300中，然后按照(子码0的第1个码元、子码0的第2个码元....子码0的第p+1个码元)，......(子码n-1的第1个码元、子码n-1的第2个码元......子码n-1的第p+1个码元)的顺序，依次从中读出这n个子码送到子编码器310进行编码，子编码器310每个周期处理一个或多个码元，然后再将编码处理后的码字的信息码元放入到第二数据缓存320。当子编码器310对这n个码字的编码完成后，子编码器310再将这n个经编码处理的码字依次插入到数据流中进行输出，将经编码处理的码字依次插入到数据流中的方法是，先将各码字的信息码元插入到数据流中，然后再将各码字的校验码元依次插入到对应码字的校验位，例如，将第一个码字的校验码元插入到该码字的校验位。第一数据缓存单元300，用于接收并存放编码前的码字，将各码字输出到子解码器310。第二数据缓存单元320，用于接收子编码器310输出的编码后的各码字的信息码元，当子编码器310对这n个码字进行编码处理后，数据缓存单元依次将这n个码字的信息码元插入到数据流中。图4为图3所示编码器中子编码器的结构示意图。如图4所示，该子编码器包括编码组合逻辑单元401和中间结果寄存器402。编码组合逻辑单元401，用于从第二数据缓存单元320中读取n个码字，依次对读取的n个码字的p+1个码元进行编码处理，编码组合逻辑单元401每个周期依次处理一个或多个码元，将经编码处理后的第一个码字的p+1个码元的校验码元放入中间结果寄存器402，将这p+1个码元的信息码元直接输出到第二数据缓存单元320。编码组合逻辑单元401再进行第二个码字的编码处理，依次进行下去，直到处理完第n个码字的p+1个码元。中间结果寄存器402，用于接收编码组合逻辑单元401发送的经编码处理的码字的校验码元，当编码组合逻辑单元401对n个码字进行编码处理后，中间结果寄存器402将这n个码字校验码元插入到这n个码字的信息码元之启。由上述现有技术中的第二种编码方案可以看出，较之于第一种方案，该方案提高了电路资源的使用效率。但是需要先将间插排放的码字，以码字1、码字2.....码字n的顺序存放的数据缓存单元，该编码电路逐个读出存放的单个码字进行编码处理，并将编码后的码字的信息码元再次存放到缓存器，将码字的校验码元存放到中间结果缓存单元。由此可见，对码字的读取和存放操作要占有一定的时间，因此编码器会存在较大延时。此外，编码器中的数据缓存单元占用较大的电路资源，因而造成编码器的电路规模较大。由此可见，现有技术中，采用的编码电路在进行编码时所需的编码时间较长，而且编码电路的电路规模较大。
技术实现思路
本专利技术的实施例提供一种实现编码的方法，该编码方法可以减小编码电路的规模。本专利技术的实施例提供一种实现编码的电路，该编码电路可以减小编码电路的规模。为了达到本专利技术的第一个目的，本专利技术实施例提供了一种实现编码的方法，该方法基于编码电路实现，编码电路中包括一个或一个以上相同的子编码器，其特征在于，子编码器包括n个中间结果缓存单元，n为输入到子编码器的码字的个数，n为大于1的整数，该方法包括以下步骤编码组合逻辑单元接收码流，对接收到的所述码流中的码字进行编码处理，将所述经编码处理的码字的校验码元存放到与所述码字对应排序的中间结果缓存单元。为了达到本专利技术的第二个目的，本专利技术实施例提供了一种实现编码的电路，该电路包括一个或一个以上相同的子编码器；其特征在于，所述子编码器包括编码组合逻辑单元和n个中间结果缓存单元，n为输入到子编码器的码字的个数，且n为大于1的整数；所述编码组合逻辑单元，用于接收码流，对接收到的所述码流中的码字进行编码处理，用于将所述经编码处理的码字的校验码元输出到与所述码字对应排序的中间结果缓存单元；所述中间结果缓存单元，用于接收和存放所述编码组合逻辑单元发送的所述与自身对应排序的码字的校验码元。通过本专利技术实施例提供的技术方案，该方法基于编码电路实现，编码电路中包括一个或一个以上相同的子编码器，子编码器包括n个中间结果缓存单元，n为输入到子编码器的码字的个数，其中，n为大于1的整数；编码组合逻辑单元接收码流，对接收到的码流中的码字进行编码处理，将经编码处理的码字的校验码元存放到与该码字对应排序的中间结果缓存单元。由上述的方案可以看出，数据缓存单元占用较大的电路资源，本专利技术实施例所提供的编码电路中不包含该数据缓存单元，而是在每一个子编码器中设置n个中间结果缓存单元；每一个中间结果缓存单元所占的电路资源很小，且该编码电路中所有的中间结果缓存单元的电路规模远小本文档来自技高网...

【技术保护点】
一种实现编码的方法，该方法基于编码电路实现，编码电路中包括一个或一个以上相同的子编码器，其特征在于，子编码器包括ｎ个中间结果缓存单元，ｎ为输入到子编码器的码字的个数，ｎ为大于１的整数，所述方法具体包括：所述子编码器接收码流，对接收到 的码流中的码字进行编码处理，将所述编码处理得到的校验码元存放到与所述码字对应排序的中间结果缓存单元。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈小铁，龚兆明，刘天铸，周冬宝，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]