系统时钟生成电路技术方案

本发明专利技术提供一种可以输入任意频率的时钟、并可以简化使用上的制约的用于ＤＡ转换器的系统时钟生成电路。在用于ＤＡ转换器的系统时钟生成电路中，所述ＤＡ转换器可以将由△∑调制方式得到的１比特数字输入数据解调成与内部系统时钟同步的模拟输出数据来进行输出，在系统时钟生成电路中，具备：输入具有规定的重复频率的外部系统时钟与ＬＲ时钟（ＬＲＣＬＫ）、累计包含于ＬＲ时钟的１周期中的外部系统时钟的时钟数的计数器电路，根据由计数器电路累计的计数值生成以规定的抽除定时来抽除外部系统时钟的屏蔽信号的定时生成电路，由屏蔽信号屏蔽外部系统时钟并抽除被屏蔽的部分的时钟，生成内部系统时钟的屏蔽电路。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及生成DA转换器的内部系统时钟的系统时钟生成电路，特别是涉及从通过Δ∑调制方式得到的1比特数字输入数据解调模拟输出数据的DA转换器中所使用的系统时钟生成电路。
技术介绍
作为采用了Δ∑调制方式的现有的DA转换器，已知有专利文献1中记载的装置。另外，作为将根据Δ∑调制方式得到的1比特数字数据变换成采样频率不同的多比特数字数据时，所采用的采样频率的速率变换装置，已知有专利文献2中记载的装置。还有，作为立体音频DA转换器，已知有非专利文献1中记载的DA转换器。专利文献1特开平9-186600号公报专利文献2特开平9-148885号公报非专利文献1バ一ブラウン(BURR-BROWN)公司产品目录PCM1737、PCM1739、立体音频D/A转换器近年，作为移动体通信终端装置的携带电话机得到大力普及。在携带电话机中为进行语音信号的处理，内置语音处理用DA转换器或AD转换器。另外，在语音处理用的DA转换器中采用过采样技术或Δ∑调制技术，具有可以改变Δ∑调制单元的动作采样速率的功能。因此，根据外部模拟低通率波器(LPF)的应用，通过变更采样速率，可以实现高性能高功能的DA转换器。所以，不仅被用于携带电话机，而且除了DVD-M、DVD-A还被广泛使用在家庭影院系统、AV放大器等的应用中。图5是表示采用了过采样技术和Δ∑变换技术的DA转换器的结构的图，非专利文献1中记载了类似的电路。其结构包括输入接口电路51，8倍过采样数字滤波器52；采用了Δ∑调制方式的DA变换电路53；由低通滤波器以及输出放大器组成的输出电路54；响应外部系统时钟生成规定的内部系统时钟，并提供给各个电路51、52、53的系统时钟生成电路55。输入接口51被输入用于进行L通道与R通道的选择的LR时钟CRCK、二进位时钟BCK、由Δ∑调制方式得到的1比特数字输入数据DATA。作为采用了Δ∑调制方式的DA变换电路53的电路结构，已知有专利文献1的图1所示的电路结构。图6是表示用于从模拟输入信号通过Δ∑调制方式得到1比特数字输入数据的AD变换电路的概略结构的方框图。由前置滤波器61、累计电路62、积分器63、比较器64、延迟电路65、1比特DA变换电路66构成。另外，图6表示的电路的详细动作是周知的，所以其详细说明被省略。图7是表示图6的电路中出现的各种信号的关系的波形图。由LR选择信号LRCK(A)选择的L或者R通道的语音模拟信号如(B)所示，被量化成16至24比特，进而，通过未图示的8倍过采样信号处理电路被过采样，如(C)所示的被量化了的模拟信号被输入到前置滤波器61时，通过图6的电路被Δ∑调制进行信号处理，作为1比特的数字输入数据以(D)所示这样的波形输出。该数字输出作为图5表示的数字DATA通过被输入到输入接口51，原来的模拟信号从输出电路54作为L通道输出或者R通道输出被模拟再生。
技术实现思路
但是，采用所述的过采样技术以及Δ∑调制技术，采用图5所示的DA转换器，将图7(D)所示的1比特数字输入数据解调成模拟信号的情况下，根据需要，来变更被提供给DA变换电路53的内部系统时钟的定时周期。通常，在图5所示的电路结构的DA转换器中，将10～200KHz的基准频率(fs)准备为外部系统时钟，采样速率在系统时钟生成电路75内只倍增规定的倍数(128/192/256/384/512/768)，根据需要，自动选择并提供该倍增了的内部系统时钟。这样，变更采样频率的采样速率的技术虽然在专利文献2中也示出，但是都是通过将外部系统时钟仅均匀地增加规定的倍数来进行。所以，存在任何情况下都不能根据输入数据产生具有任意的采样速率的内部系统时钟这样的问题。本专利技术的目的在于提供一种使用于DA转换器中的系统时钟生成电路，所述DA转换器可以将通过Δ∑调制方式得到的1比特数字输入数据解调成与具有任意的采样速率的内部系统时钟同步的模拟信号。解决课题的手段本专利技术的系统时钟生成电路是用于DA转换器的系统时钟生成电路，其中，所述DA转换器是将根据Δ∑调制方式得到的1比特数字输入数据解调成与内部系统时钟同步的模拟输出数据进行输出，所述系统时钟生成电路其特征在于具备输入具有规定的重复频率的外部系统时钟与LR时钟(LRCLK)并累计包含于所述LR时钟的1周期中的所述的系统时钟的时钟数的计数器电路；生成根据由所述计数器电路累计的计数值以规定的抽除定时来抽除上述外部系统时钟的屏蔽信号的定时生成电路；以屏蔽信号屏蔽外部系统时钟、抽除被屏蔽的部分的时钟生成内部系统时钟的屏蔽电路。另外，本专利技术在所述的系统时钟生成电路中，其特征在于将根据外部系统时钟的重复频率变更以及/或者分频所述抽除定时的外部系统时钟，作为外部系统时钟使用。并且，本专利技术在所述的系统时钟生成电路中，其特征在于均等地分割LR时钟的1周期，并在各个分割区域分配、分派计数值，根据分派生成屏蔽信号。还有，本专利技术在所述的系统时钟生成电路中，其特征在于外部系统时钟的重复频率在基准采样率(fs)的256至1024倍范围任意地选择。而且，本专利技术在所述的系统时钟生成电路中，其特征在于0至15时钟时每16时钟、16至31时钟时每8时钟、32至63时钟时每4时钟、64至127时钟时每2时钟、128至255时钟时每1时钟进行设定。此外，本专利技术是内置了系统时钟生成电路的DA转换器，是内置了该DA转换器的携带电话机。附图说明图1是表示本专利技术一实施方式的系统时钟生成电路的结构的图。图2是图1所使用的各种信号的时序图。图3是放大图2表示的时序图。图4是表示图1所示的定时生成电路的详细结构的电路图。图5是表示采用了Δ∑调制方式的DA转换器的结构的图。图6是表示采用了Δ∑调制方式的AD转换器的电路结构的图。图7是表示图6所使用的各种波形的时序图。标号注明10计数器电路12定时生成电路14屏蔽电路具体实施方式图1是表示本专利技术一实施方式的系统时钟生成电路的结构方框图。由被输入LR时钟LRCLK、二进位BCLK、1比特数字输入数据DATA-IN以及外部系统时钟SYSCLK的计数器电路10、定时生成电路12、屏蔽电路14构成，作为屏蔽电路14的输出，得到规定的内部系统时钟SYSCLK。计数器电路10累计LR时钟的1周期中包含的外部系统时钟的时钟数。定时生成电路12根据计数器电路10累计的计数值，生成以规定的定时抽除外部系统时钟的屏蔽信号，将其提供给屏蔽电路14。屏蔽电路14被输入来自定时生成电路12的屏蔽信号和来自计数器电路10的外部系统时钟或者被2分频的系统时钟。从计数器电路10提供的外部系统时钟或者被2分频的系统时钟被屏蔽信号屏蔽，被屏蔽了的部分的时钟被抽除，作为内部系统时钟从屏蔽电路14输出。采用该输出的内部系统时钟，驱动DA变换电路。图2、图3是用于说明图1的电路动作的定时波形图。另外，图3是表示放大图2中LR时钟的一周期的动作的图。如图2所示，作为外部系统时钟，产生基准采样速率(fs)的256至1026倍的时钟。并且，在该外部系统时钟的频率范围256～1024倍中，可以生成具有任意的频率的外部系统时钟。因此，根据由图1的计数器电路10累计的计数值，以规定的抽除定时来抽除外部系统时钟，生成图2(e)所示的内部系统时钟。另外，为抑制失真率的降低，需要在L本文档来自技高网...

【技术保护点】
一种用于ＤＡ转换器的系统时钟生成电路，其中，所述ＤＡ转换器将根据△∑调制方式得到的１比特数字输入数据解调成与内部系统时钟同步的模拟输出数据来进行输出，所述系统时钟生成电路特征在于：具备输入具有规定的重复频率的外部系统时钟与ＬＲ时钟（ＬＲＣＬＫ），并累计包含于所述ＬＲ时钟的１周期中的所述外部系统时钟的时钟数的计数器电路；根据由所述计数器电路累计的计数值，生成以规定的抽除定时来抽除上述外部系统时钟的屏蔽信号的定时生成电路；以所述屏蔽信号屏蔽所述外部系统时钟、抽除被屏蔽的部分的时钟，生成所述内部系统时钟的屏蔽电路。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：山口晴久，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：JP[日本]