半导体装置结构制造方法及图纸

本发明专利技术实施例提供一种半导体装置结构。半导体装置结构包括栅极介电层、栅极层、第一自对准接点层、隔离层以及第一侧壁间隔物。栅极层接触栅极介电层；第一自对准接点层位于栅极层上；隔离层位于栅极层与第一自对准接点层之间；第一侧壁间隔物接触栅极介电层、隔离层以及第一自对准接点层。及第一自对准接点层。及第一自对准接点层。

【技术实现步骤摘要】
半导体装置结构


[0001]本专利技术实施例涉及半导体装置结构，尤其涉及隔离层位于自对准接点层与栅极层之间以阻挡氧扩散至栅极层的结构。

技术介绍

[0002]集成电路通常包含多个半导体装置如场效晶体管与内连线层形成于半导体基板上。由于持续改善多种电子构件(比如切换源极与漏极之间的电流所用的栅极)的效能，半导体产业已经历持续的快速成长。然而在集成电路的工艺时可能损伤栅极与其效能。因此目前亟需改善处理与制造集成电路的方法。

技术实现思路

[0003]本专利技术一些实施例提供半导体装置结构。半导体装置结构包括栅极介电层；栅极层，接触栅极介电层；第一自对准接点层，位于栅极层上；隔离层，位于栅极层与第一自对准接点层之间；以及第一侧壁间隔物，接触栅极介电层、隔离层以及第一自对准接点层。
[0004]本专利技术一些实施例提供半导体装置结构。半导体装置结构包括第一源极/漏极结构与第二源极/漏极结构；以及通道层，位于第一源极/漏极结构与第二源极/漏极结构之间并接触第一源极/漏极结构与第二源极/漏极结构，其中通道层的组成为半导体层。半导体装置结构包括栅极介电层，围绕通道层的至少一表面；栅极层，围绕栅极介电层的至少一表面；以及第一自对准接点层，位于栅极层上，其中第一自对准接点层包括介电材料。半导体装结构还包括隔离层，位于栅极层与第一自对准接点层之间；以及第一侧壁间隔物，接触栅极介电层、第一自对准接点层、与隔离层。
[0005]本专利技术一些实施例提供半导体装置结构的形成方法。方法包括形成鳍状结构，其具有多个通道层位于其上；形成牺牲栅极结构于鳍状结构的一部分上；形成侧壁间隔物于牺牲栅极结构的两侧上；移除牺牲栅极结构以露出通道层的部分；形成栅极介电层于通道层的露出部分上；形成栅极层于栅极介电层上；移除栅极层与栅极介电层的部分，使栅极层与栅极介电层的上表面低于侧壁间隔物的上表面；形成隔离层于栅极层与栅极介电层上，其中隔离层包括不含氧原子的介电材料；以及形成自对准接点层于隔离层上。
附图说明
[0006]图1至图4为一些实施例中，制造半导体装置结构的多种阶段的透视图。
[0007]图5至图14为本专利技术实施例中，半导体装置结构在多种制作阶段中沿着图4的剖线A
‑
A的剖视图。
[0008]图15为一些实施例中，半导体装置结构沿着图4的剖线B
‑
B的剖视图。
[0009]图16为一些实施例中，半导体装置结构沿着图4的剖线C
‑
C的剖视图。
[0010]附图标记如下：
[0011]A
‑
A,B
‑
B,C
‑
C:剖线
[0012]H1,H2,H3,H4:高度
[0013]T1,T2:厚度
[0014]10:基板
[0015]12,14:半导体层
[0016]16,28:垫层
[0017]18:硬掩模
[0018]20:鳍状结构
[0019]22,45:隔离层
[0020]24:牺牲栅极介电层
[0021]26:牺牲栅极层
[0022]30:掩模层
[0023]32:牺牲栅极结构
[0024]33,34:侧壁间隔物
[0025]35:内侧间隔物
[0026]36:源极/漏极结构
[0027]38:接点蚀刻停止层
[0028]40:层间介电层
[0029]41:衬垫层
[0030]42:栅极介电层
[0031]43:金属层
[0032]44:栅极层
[0033]46:沟槽
[0034]50:第一自对准接点层
[0035]50a:底部
[0036]50b:顶部
[0037]51:接点孔
[0038]52:硅化物层
[0039]54:阻挡层
[0040]56:源极/漏极金属接点
[0041]58:隔离孔
[0042]60:第二自对准接点层
[0043]100:半导体装置结构
具体实施方式
[0044]下述详细描述可搭配附图说明，以利理解本专利技术的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
[0045]下述内容提供的不同实施例或实例可实施本专利技术的不同结构。下述特定构件与排列的实施例用以简化本
技术实现思路
而非局限本专利技术。举例来说，形成第一构件于第二构件上
的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本专利技术的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
[0046]此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动64
°
或其他角度，因此方向性用语仅用以说明图示中的方向。
[0047]虽然本专利技术实施例以纳米片通道场效晶体管作说明，但本专利技术实施例亦可实施于其他工艺及/或其他装置，比如平面场效晶体管、鳍状场效晶体管、水平全绕式栅极场效晶体管、垂直全绕式栅极场效晶体管或其他合适装置。本
中技术人员应理解其他调整亦属于本专利技术实施例的范畴。
[0048]图1至图16为本专利技术实施例中，制造半导体装置结构100的例示性工艺。可以理解的是，可在图1至图16所示的工艺之前、之中、与之后提供额外步骤，且方法的额外实施例可置换或省略一些下述步骤。步骤及/或工艺的顺序不限于所述顺序而可交换。
[0049]图1至图4为一些实施例中，制造半导体装置结构100的多种阶段的透视图。如图1所示，形成鳍状结构20于半导体的基板10上。提供基板10以形成半导体装置结构100于其上。基板10可包含单晶半导体材料，比如但不限于硅、锗、硅锗、砷化镓、锑化铟、磷化镓、锑化镓、砷化铝铟、砷化镓铟、磷化镓锑、砷化镓锑或磷化铟。基板10可包含多种掺杂设置，端视电路设计而定。举例来说，可形成不同的掺杂轮廓如n型井或p型井于基板10的区域中。而这些区域设计为用于不同的装置型态如n型场效晶体管或p型场效晶体管。在一些实施例中，基板10可为绝缘层上硅基板，其包括绝缘结构(如氧化物)位于两个硅层之间以增进效能。
[0050]为了形成鳍状结构20，可形成一或多对的半导体层12与半导体层14于基板10上。半导体层12及14的形成方法可为分子束外延工艺、有机金属化学气相沉积工艺及/或其他合适的外延成长工艺。在一些实施例中，半导体层14与基板10包括相同材料。在一些实施例中，半导体层12及14包括的材料与基板10不同。在一些实施例中，半导体层12及14的材料具有不同晶格常数。最终移除通道区中的半导体层12，以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置结构，包括：一栅极介电层；一栅极层，接触该栅极介电层；一第一自对准接点层，位于该栅极层上；一隔离层，位...

【专利技术属性】
技术研发人员：王圣璁，黄麟淯，庄正吉，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：