以甚高频工作的双模预分频器电路制造技术

一种双模预分频器电路，设计为以甚高频工作。所述电路包括由两个动态Ｄ型触发器以及两个ＮＡＮＤ逻辑门形成的部件，两个逻辑门配置在所述两个触发器之间的负反馈中。两个触发器通过输入时钟信号计时，以提供分频的输出信号，根据提供给第一ＮＡＮＤ逻辑门的分频模式选择信号，输出信号的频率与用２分频或用３分频的输入时钟信号频率匹配。第二触发器的一个非反相输出端连接到所述第一触发器的一个输入端。第一动态触发器包括三个有源分支，并提供单个反相输出信号。具有三个有源分支的第三触发器在输入端接收反相模式选择信号，以将所述模式选择信号提供给它的反相输出端，第三触发器通过第二触发器的非反相输出信号计时。

【技术实现步骤摘要】

本专利技术涉及一种以甚高频工作的双才莫预分频器电路，该电路具体而言 是配置在频率合成器的锁相环中。
技术介绍
计数分频器或预分频器电路包括至少一个这样的部件该部件包括两 个动态D型触发器(flip flop )和两个逻辑门，两个逻辑门配置在两个触发 器之间的负反馈中。这两个触发器通过输入时钟信号计时，以提供输出信 号，根据所选择的分频模式，输出信号的频率与用等于2的第一因子分频 的输入时钟信号匹配，或者与用等于3的第二因子分频的输入时钟信号匹 配。应注意，"甚高频信号"是频率比1GHz高的信号。这种甚高频信号 例如是传输信道的载波频率，在传输信道上，待传输数据被调制为在频率 合成器的压控振荡器的输出端产生的信号。因此，这些信号被用于无线通 信系统，例如用于蜂窝通信网络。频率合成器传统上包括锁相环，其中，双模预分频器电糾艮据所选择 分频模式将合成器输出信号的频率用第一因子或第二因子分频。模数选择 例如通过调制器(例如sigma-delta调制器)进行，因此合成器的输出端以 确定频带内期望的频率产生信号。图1示出传统的双模预分频器电路1。该电路能够根据所选择的分频 模式div，将输入信号CK的频率用等于2的第一因子分频，或者用等于3 的第二因子分频。为此，预分频器电路或计数分频器电路可包括两个或三个标准的D型触发器2、 3、 4以及两个NOR逻辑门5、 6,逻辑门5、 6配置在笫一触发 器2与第二触发器3之间的负反馈中。每个触发器都能根据输入信号D提 供非反相输出信号Q和反相输出信号Qb。第一、第二触发器2、 3通过输 入时钟信号CK计时。还可以设置第三触发器4，通过第二触发器3的输 出信号OUT计时。第三触发器4只是用于在模式变换div期间确保适当的 再同步。根据所选择的分频模式div，预分频器电路1的输出信号OUT的 频率与用第一因子或者第二因子将输入信号CK分频后的频率匹配。第一 NOR逻辑门5在输入端接收第一触发器2的非反相输出信号Q， 并接收第三触发器4的非反相输出信号Q,非反相输出信号Q代表对分频 模式div的选择。第一逻辑门5的输出端连接到第二逻辑门6的一个输入 端，第二逻辑门6的输入端还接收第二触发器3的非反相输出信号Q。第 二逻辑门6的输出端连接到第二触发器3的输入端D。预分频器电路1的 输出信号OUT #1提供给第二触发器3的反相输出端Qb。这个输出信号 OUT也是第一触发器2的输入信号D。如果所选择的模式div处于状态1 (即高电压状态)，则预分频器电路 1用等于2的笫一因子将输入信号CK的频率分频。相反，如果所选择的 模式div处于状态0 (即低电压状态)，则预分频器电路1用等于3的第二 因子将输入信号CK的频率分频。NOR逻辑门5、 6分别用串联的两个PMOS晶体管制造，PMOS晶体 管与电压源正负供电端子之间两个平行的NMOS晶体管串联连接。第一 PMOS晶体管的一个栅极连接到第一 NMOS晶体管的一个栅极，形成第 一门输入。第二 PMOS晶体管的一个栅极连接到第二 NMOS晶体管的一 个栅极，形成第二门输入。PMOS晶体管与NMOS晶体管之间的连接节 点形成逻辑门输出。因为使用的NOR逻辑门具有两个串联的低速PMOS晶体管，所以这 种预分频器电路并非设置为一般地以甚高频工作，这构成缺陷。此外，因 为使用三个标准D型触发器，所以这种预分频器电路消耗大量的电功率。
技术实现思路
因此，本专利技术的目的是提供一种能克服现有技术中上述缺点的双模预分频器电路，其结构较简单，用CMOS技术制造，以甚高频工作。因此，本专利技术涉及上述双模预分频器电路，其包括独立权利要求l所 限定的特征。从属权利要求2至8限定该预分频器电路的特定实施例。 根据本专利技术的预分频器电路的一个优点是，该预分频器电路包括两个 NAND逻辑门，这两个NAND逻辑门用两个串联的NMOS晶体管制造， NMOS晶体管与连续电压源两个端子之间两个平行的PMOS晶体管串联 连接。因为与每个3PMOS晶体管相比，每个NMOS晶体管开关速度快， 所以每个NAND逻辑门形成的预分频器电路能以甚高频工作。两个触发器的其中一个优选为通过反相输出端仅提供一个输出信号， 这意味着能够用少于标准D型触发器一个有源分支来制造这个触发器，从 而减少所述电路的电功率消耗。D型触发器优选为用于双模预分频器电路 的动态触发器，能以甚高频工作。附图说明在以下描述中双才莫预分频器电路的目的、优点和特征将更加明显地展 示，描述是基于至少一个非限制性实例，并通过附图示出，附图中 已经提及的图1示出现有技术的双模预分频器电路的简化实施例； 图2示出根据本专利技术的双模预分频器电路的简化实施例； 图3示出用于根据本专利技术双模预分频器电路的动态D型触发器的实施 例，其包括一个反相输出端和一个非反相输出端；图4示出用于根据本专利技术双模预分频器电路的单相动态D型触发器的 实施例，其包括单个反相输出端。具体实施例方式以下描述中 一种双才莫预分频器或计数分频器电路设计为 一般能以甚高6频工作，特别是在频率合成器的锁相环中。当然，除了2分频器或3分频 器部件之外，它也可以包括优选为连接到该部件输出端的 一 系列分频器。 因此该电路可以用第一因子N或者用第二因子N+M将甚高频信号的频率 分频，其中N是至少大于或等于2的整数，M是至少大于或等于1的整数。图2示出根据本专利技术的双模预分频器电路1的简化结构，该双模预分 频器电路1能够以甚高频工作，例如用于将数量级为2.45GHz的频率分频。 该预分频器电路或计数分频器电路包括至少一个由两个动态D型触发器 12、 13以及两个NAND逻辑门15、 16构成的部件。这些逻辑门配置在两 个触发器12、 13之间的负反馈中。该部件形成预分频器电路的输入级，预 分频器电路例如在该部件之后可包括数个2分频器。触发器12、 13通过输入时钟信号CK计时，因此预分频器电路部件提 供输出信号OUT。该输出信号优选为提供给第二触发器13的反相输出端 Qb。根据所选择的分频模式div，该输出信号OUT的频率与用等于2的第 一因子或等于3的第二因子将输入时钟信号分频后的频率匹配。预分频器电路l的部件还可以包括笫三动态触发器14，如图2所示。 当改变分频模式div(可以以高频很快地发生)时，第三动态触发器确保适 当的再同步。第三动态触发器通过第二触发器13的输出信号计时。本实施 例中，第二触发器13的非反相输出信号Q对第三动态触发器14计时。当 然，即使不使用这个频率较低的第三动态触发器，也可以通过信号divb进 行模式选择。第一 NAND逻辑门15在输入端接收第一触发器12的反相输出信号 Qb，并接收第三触发器14的反相输出信号Qb，反相输出信号Qb代表对 分频模式div的选择。第一 NAND逻辑门15的输出端连接到第二 NAND 逻辑门16的输入端，第二 NAND逻辑门16的输入端还接收第二触发器 13的非反相输出信号Q。第二 NAND逻辑门16的输出端连接到第二触发 器13的输入端D。第二触发器13的非反相输出信号Q还形成第一触发器 12的输入信号D。预分频器电路1的输出信号OUT可提供给第二触发器 13的反相输出端Qb。如下面参照图3、图4所述，优选通过第二触发本文档来自技高网...

【技术保护点】
一种以甚高频工作的双模预分频器电路（１），所述电路包括至少一个由第一、第二动态Ｄ型触发器（１２、１３）以及两个逻辑门（１５、１６）形成的部件，所述两个逻辑门（１５、１６）配置在所述两个触发器之间的负反馈中，所述两个触发器通过输入时钟信号（ＣＫ）计时，以通过所述第二触发器提供分频的输出信号（ＯＵＴ），根据提供给其中一个逻辑门输入端的分频模式选择信号（ｄｉｖｂ），所述输出信号（ＯＵＴ）的频率与用等于２的第一因子分频的输入时钟信号频率匹配，或者与用等于３的第二因子分频的输入时钟信号匹配，所述第二触发器（１３）的一个输出端（Ｑ）连接到所述第一触发器（１２）的一个输入端，所述预分频器电路（１）的特征在于：所述两个逻辑门为ＮＡＮＤ门，并且所述动态触发器中的一个由三个有源分支形成，从而仅提供一个反相输出信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：A卡萨格兰德，C贝拉斯克斯，JL阿伦德，
申请(专利权)人：斯沃奇集团研究和开发有限公司，
类型：发明
国别省市：CH[瑞士]