有在参考信号的中心检测相位误差的电路的同步电路制造技术

在用序列电路构造的同步电路中，用于再生一个和诸如电视信号的同步信号同步的时钟信号，通过在同步信号的上升沿和下降沿获得相位误差，来降低加在同步信号的边沿上的ｄ．ｃ．分量的变化的影响，对相位误差算术运算，并将结果反馈到ＰＬＬ。通过根据在同步信号期间的操作时钟计数结果来更新相位误差信号或保持前一个值，来限制伪同步信号的影响。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
同步电路包括一个由数字化处理信号实现的序列电路，和用于在参考信号的上升沿和下降沿之间的参考信号的中心处检查一个相位误差的电路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：池野智一，樱井广文，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]