产生多相位信号的方法和装置制造方法及图纸

一种用于产生多相位时钟信号的方法和装置。所述多相位产生方法包括：由外部时钟信号产生具有预定相位延迟间隔的Ｌ个参考时钟信号组，其中每个参考时钟信号组包括Ｍ个子参考时钟信号；计算每个参考时钟信号组的子参考时钟信号的相位的平均值，并由所述Ｌ×Ｍ个子参考时钟信号产生Ｌ个主参考时钟信号；以及依次延迟所述Ｌ个主参考时钟信号，并产生具有不同相位的Ｎ个多相位时钟信号。因为不管接收的时钟信号的频率如何而产生彼此之间具有相等相位延迟间隔的多个时钟信号，所以使用所述多相位产生装置提高了延迟锁定环ＤＬＬ电路的输出。

【技术实现步骤摘要】
产生多相位信号的方法和装置
本公开涉及一种延迟锁定环(Delay Locked Loop, DLL)电路，更具体 地，涉及一种用于产生彼此之间具有相等相位差的多个时钟信号而不管外部 时钟信号的频率如何的多相位(multi-phase)产生方法和装置。
技术介绍
随着系统带宽的增加，越来越多地使用锁相环(PLL)电路和延迟锁定 环(DLL)电路。由于DLL电路良好的稳定性和有利的抖动特性，其尤其 被广泛地使用。图1是传统DLL电路100的框图。参照图1,传统DLL电路100包括緩冲器110、延迟单元块120、多路 器130、相位检测器140、控制器150、和插值器(interpolator) 160。延迟单元块120包括N个延迟单元D!到Dn。第一个延迟单元121将通 过緩冲器IIO接收的外部时钟信号ext—CLK的相位延迟预定的延迟时间，并 产生第一延迟时钟信号CLK1。第二个延迟单元122将第一延迟时钟信号 CLK1的相位延迟预定的延迟时间，并产生第二延迟时钟信号CLK2。第三 个延迟单元123将第二延迟时钟信号CLK2的相位延迟预定的延迟时间，并 产生第三延迟时钟信号CLK3。同样地，第N个延迟单元12N将第N-l延迟 时钟信号CLKN-1的相位延迟预定的延迟时间，并产生第N延迟时钟信号 CLKN。多路器130响应于从控制器150接收的控制信号CI,从由延迟单元块 120产生的多个延迟时钟信号CLK1到CLKN之中选择两个延迟时钟信号， 并将所选择的延迟时钟信号输出到插值器160。该多路器130包括两个多路 器单元，其分别向插值器160输出不同的延迟时钟信号。相位检测器140将外部时钟信号extj:LK的相位与从多路器130接收的 延迟时钟信号的相位做比较，并根据比较结果输出UP信号或DOWN信号 到控制器150。即，在多路器130的输出处比较外部时钟信号ext—CLK的相位与来自延迟单元块120的延迟时钟信号的相位，并输出与所述相位差对应 的信号。控制器150根据从相位检测器140接收的UP或DOWN信号输出第一 控制信号Cl,用于使多路器130选择延迟时钟信号，并输出第二控制信号 C2，用于控制插值器160。即，控制器150输出控制信号C1和C2以从延迟 单元121到12N之中选择所期望的延迟单元，从而执行一系列用于频率锁定 的处理。插值器160执行对从多路器130接收的两个延迟时钟信号的插值，并产 生适合用在包括DLL的系统中的内部时钟信号int_CLK。即，通过执行对具 有不同延迟时间的两个延迟时钟信号的插值，插值器160利用正确的相位执 行频率锁定处理。当该系统工作在高频时，因为操作该系统需要的电特性通常很宽松，所 以如果包括在延迟单元块120中的每个延迟单元的单位延迟时间太长的话， 则抖动增加。另一方面，当该系统工作在低工作频率时，尽管操作该系统需 要的电特性通常比较宽松，但是如果延迟单元的总延迟时间太短的话，则频 率锁定很困难。因而，需要能被应用于较宽频率范围的多相位产生装置。图2是传统多相位产生装置200的框图。参照图2,传统多相位产生装置200包括参考相位产生器210和延迟单 元矩阵220。参考相位产生器210包括多个主延迟单元211到215,且延迟 单元矩阵220包括多个子延迟单元211_1到225—N。第一主延迟单元211将外部时钟信号ext—CLK的相位延迟第一预定时 间，并产生第一延迟时钟信号CLK1。第二主延迟单元212将外部时钟信号 ext—CLK的相位延迟第二预定时间，并产生第二延迟时钟信号CLK2。第三 主延迟单元213将外部时钟信号ext—CLK的相位延迟第三预定时间，并产生 第三延迟时钟信号CLK3。第四主延迟单元214将外部时钟信号ext_CLK的 相位延迟第四预定时间，并产生第四延迟时钟信号CLK4。同样地，第五主 延迟单元215将外部时钟信号ext—CLK的相位延迟第五预定时间，并产生第 五延迟时钟信号CLK5。由参考相位产生器210产生的各个延迟时钟信号CLK1到CLK5彼此间 具有相等的相位差，并且是用于使延迟单元矩阵220产生多相位时钟信号的 参考时钟信号。通过不同的通道将各个时钟信号CLK1到CLK5输入到延迟单元矩阵220中。延迟单元矩阵220包括N个级。因为包括在参考相位产生器210中的主延迟单元数可以变化，所以用于 连接参考相位产生器210和延迟单元矩阵220所需的通道数也可以增加或减 少。因而，将由延迟单元块200产生的多相位时钟信号数也可以变化。如果参考相位产生器210产生参考时钟信号CLK1到CLK5，则延迟单 元矩阵220通过相应的通道接收参考时钟信号CLK1到CLK5，并通过N个 级依次产生多相位时钟信号。例如，如果延迟单元矩阵220包括40个子延 迟单元，则延迟单元矩阵220能够产生彼此间具有9° (360/40)相位差的 40个时钟信号。因为延迟单元矩阵220基于从参考相位产生器210接收的参考时钟信号 CLK1到CLK5来产生多相位时钟信号，所以如果在参考时钟信号CLK1到 CLK5的相位中产生了偏移，则延迟单元矩阵220不能产生彼此间具有相等 相位间隔的多相位时钟信号。图3是示出了从图2所示的多相位产生装置200中输出的多相位时钟信 号的相位的表格。在图3中，示出了 5个参考时钟信号的相位和利用该参考 时钟信号产生的40个多相位时钟信号的相位。参照图2和图3,参考相位产生器210通过主延迟单元211到215产生 了分别具有9。、 18°、 27°、 36。和45。延迟相位的5个参考时钟信号。延迟单 元矩阵220通过5根延迟线对每个参考时钟信号产生具有不同相位的8个多 相位时钟信号。因而，如果在由参考相位产生器210产生的参考时钟信号的相位中存在 偏移，则延迟单元矩阵220将产生反映或放大该偏移的多相位时钟信号。这 降低了要求时钟信号相对于彼此具有相等相位间隔的系统的稳定性。图4是示出了多相位时钟信号的非线性的图表，图5是用于解释参考时 钟信号相对于频率的改变而改变的图示。参照图4，用实线表示彼此间具有正常相位差的多相位时钟信号，而用 虚线表示彼此间具有异常相位差的多相位时钟信号。由于该彼此间具有正常 相位差的多相位时钟信号彼此间具有相等的相位间隔，因此该多相位时钟信 号具有线性。另一方面，由于彼此间具有异常相位差的多相位时钟信号彼此 间具有不相等的相位间隔，因此该多相位时钟信号是非线性的。参照图5,图5的左半部分表示当接收到高频时钟信号时由参考相位产生器210产生的参考时钟信号，图5的右半部分表示当接收到低频时钟信号 时由参考相位产生器210产生的参考时钟信号。如果基于高频时钟信号调整相位延迟的线性度，则在低频时钟信号中发 生相位延迟的非线性。相反，如果基于低频时钟信号调整相位延迟的线性， 则在高频时钟信号中发生相位延迟的非线性。即，如果外部时钟信号的频率 发生改变，则不能保证图2所示的参考相位产生器210的稳定性。更详细地，在下一代数字视频光盘(DVD)和蓝光盘(BD)系统中， 多相位时钟信号的重要性正在增加。但是，在传统技术中，因为相位偏移的 可能性随着多相位信号数的增加而增加，所以当从存储媒介(如光本文档来自技高网...

【技术保护点】
一种由从外部接收的外部时钟信号产生具有不同相位的Ｎ个多相位时钟信号的方法，所述方法包括：由外部时钟信号产生具有预定相位延迟间隔的Ｌ个参考时钟信号组，其中每个参考时钟信号组包括Ｍ个子参考时钟信号；计算每个参考时钟信号组的子参考时钟信号的相位的平均值，并由所述Ｌ×Ｍ个子参考时钟信号产生Ｌ个主参考时钟信号；以及依次延迟所述Ｌ个主参考时钟信号，并产生具有不同相位的Ｎ个多相位时钟信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郑振赫，金光镐，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]