半导体工艺腔室、晶圆释放方法和半导体工艺设备技术

本发明专利技术提供一种半导体工艺腔室，包括腔体、静电卡盘和供电组件，静电卡盘设置在腔体中，且静电卡盘的内部具有至少一个吸附电极，供电组件用于向静电卡盘中的吸附电极加载吸附电压，以使吸附电极吸附静电卡盘上承载的晶圆，供电组件还用于在工艺结束后释放晶圆时向吸附电极上加载解吸附电压，解吸附电压的极性在预设时长内正负交替变化，且幅值逐渐减小，直至为零。在本发明专利技术中，供电组件能够控制吸附电极反复对晶圆顶面与底面之间的电容进行反向充电，使晶圆顶面与底面之间的电场方向不断变化且电荷数量不断减小，直至解吸附电压的幅值为零，从而消除晶圆上的残余电荷，提高半导体工艺的安全性。本发明专利技术还提供一种晶圆释放方法和半导体工艺设备。法和半导体工艺设备。法和半导体工艺设备。

【技术实现步骤摘要】
半导体工艺腔室、晶圆释放方法和半导体工艺设备


[0001]本专利技术涉及半导体工艺设备领域，具体地，涉及一种半导体工艺腔室、晶圆释放方法和一种半导体工艺设备。

技术介绍

[0002]在集成电路芯片制造行业，对晶圆进行加工的整个过程中普遍包括光刻、刻蚀、离子注入、金属沉积、核心封装等工艺。其中，在等离子刻蚀工艺中，刻蚀机将光刻工艺所产生的诸如线、面或孔洞等光阻图案，无误地转印到光阻底下的材质上，以形成整个集成电路所应有的复杂架构。刻蚀、金属沉积等工艺的完成，通常是将晶圆放置在半导体加工设备反应腔内的卡盘上，卡盘起到支撑、固定晶圆、对工艺过程晶圆温度进行控制等作用。静电卡盘(Electrostatic Chuck，ESC)是一种利用静电力固定晶圆的卡盘结构，消除了机械卡盘结构复杂、晶圆有效加工面积减少等缺点。相对于其他固定晶圆的结构，静电卡盘兼具加热、控温、加载射频功率等功能。由于其良好的稳定性、低颗粒性、控温良好性，静电卡盘在半导体领域中得到极其广泛的应用。
[0003]静电卡盘在基于静电吸附原理吸附晶圆的同时，还可以实现加载射频功率的功能，即，射频功率通过引线馈入到静电卡盘内部的射频电极上，并通过电容耦合的方式耦合到工艺腔室中，从而实现射频加载的功能。射频电流直接反映腔室等离子体状态、腔室回路状态，在物理气相沉积(Physical Vapor Deposition，PVD)工艺及刻蚀工艺中是至关重要的参数之一。
[0004]然而，静电卡盘的De
‑
chuck(静电卡盘去除静电力，释放晶圆的过程)问题一直是技术难题，具体地，在现有技术中，静电卡盘常出现De
‑
chuck后依然存在静电力残余的问题，导致晶圆无法完全释放，进而导致顶针升起时晶圆碎裂；或者顶针升起后，晶圆倾斜，机械手执行晶圆传出腔室动作时造成机械手撞击晶圆。而在物理气相沉积工艺及刻蚀工艺中，现有的静电卡盘结构只能在通过电源控制射频加载的功率的同时，通过静电卡盘内的探测结构测试晶圆表面的直流偏压，无法直接测量射频加载的电流，因此也难以及时发现静电卡盘表面的静电力残余问题。
[0005]因此，如何提供一种能够避免静电卡盘静电力残余的半导体工艺腔室，成为本领域亟待解决的技术问题。

技术实现思路

[0006]本专利技术旨在提供一种半导体工艺腔室、一种晶圆释放方法和一种半导体工艺设备，该半导体工艺腔室能够消除晶圆上的残余电荷，提高半导体工艺的安全性。
[0007]为实现上述目的，作为本专利技术的一个方面，提供一种半导体工艺腔室，所述半导体工艺腔室包括腔体、静电卡盘和供电组件，所述静电卡盘设置在所述腔体中，且所述静电卡盘的内部具有至少一个吸附电极，所述供电组件用于在工艺过程中向所述静电卡盘中的吸附电极加载吸附电压，以使所述吸附电极通过静电吸附作用吸附所述静电卡盘上承载的晶
圆，所述供电组件还用于在工艺结束后释放晶圆时向所述吸附电极上加载解吸附电压，所述解吸附电压的极性在预设时长内正负交替变化，且幅值逐渐减小，直至为零。
[0008]可选地，所述静电卡盘的内部具有一对所述吸附电极，所述供电组件用于分别向所述静电卡盘中的两个吸附电极加载极性相反的吸附电压，以使两个所述吸附电极共同吸附所述静电卡盘上承载的晶圆；所述供电组件还用于在释放所述晶圆时分别向两个所述吸附电极上加载极性相反的解吸附电压。
[0009]可选地，所述预设时长包括多个连续的时间段内；
[0010]所述供电组件用于在所述多个连续的时间段内依次向所述吸附电极上加载所述解吸附电压，任意两个相邻的时间段对应的所述解吸附电压极性相反，且所述解吸附电压的幅值随时间递减。
[0011]可选地，多个所述时间段的长度一致，且任意两个相邻时间段对应的所述解吸附电压的幅值的差值一致。
[0012]可选地，多个所述时间段的长度随时间逐渐减小或逐渐增大，且任意两个相邻时间段对应的所述解吸附电压的幅值的差值一致。
[0013]作为本专利技术的第二个方面，提供一种晶圆释放方法，应用于前面所述的半导体工艺腔室，所述晶圆释放方法包括：
[0014]通过供电组件向吸附电极上加载解吸附电压，所述解吸附电压的极性在预设时长内正负交替变化，且幅值逐渐减小，直至为零。
[0015]可选地，所述静电卡盘的内部具有一对所述吸附电极；
[0016]所述通过供电组件向吸附电极上加载解吸附电压，包括：
[0017]通过所述供电组件分别向所述静电卡盘中的两个吸附电极加载极性相反的解吸附电压。
[0018]可选地，所述预设时长包括多个连续的时间段；
[0019]所述通过供电组件向吸附电极上加载解吸附电压，包括：
[0020]通过所述供电组件在所述多个连续的时间段内依次向所述吸附电极上加载所述解吸附电压，任意两个相邻的时间段对应的所述解吸附电压极性相反，且所述解吸附电压的幅值随时间递减。
[0021]可选地，所述通过供电组件向吸附电极上加载解吸附电压，还包括：
[0022]根据预设释放配方中的初次加载幅值、预设时长及循环次数确定所述时间段的数量、每个所述时间段的时长以及每个所述时间段对应的所述解吸附电压。
[0023]作为本专利技术的第三个方面，提供一种半导体工艺设备，包括前面所述的半导体工艺腔室。
[0024]在本专利技术提供的半导体工艺腔室、晶圆释放方法和半导体工艺设备中，供电组件能够在工艺结束后释放晶圆时向吸附电极上加载极性随时间正负交替变化，且幅值逐渐减小的解吸附电压，从而控制吸附电极反复对晶圆顶面与底面之间的电容进行反向充电，使晶圆顶面与底面之间的电场方向不断变化且电荷数量不断减小，直至解吸附电压的幅值减小至零，晶圆顶面与底面的电荷也减小至趋于零，进而消除晶圆上的残余电荷，避免晶圆在顶针升起时碎裂或发生倾斜导致机械手撞击晶圆，提高了半导体工艺的安全性。
附图说明
[0025]附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中：
[0026]图1是晶圆顶面与底面之间等效电容的组成的示意图；
[0027]图2是本专利技术实施例提供的半导体工艺腔室的结构示意图；
[0028]图3是本专利技术实施例提供的半导体工艺腔室的等效电路示意图；
[0029]图4是本专利技术实施例提供的晶圆释放方法的一种具体实施方式的原理示意图；
[0030]图5是本专利技术一种实施例提供的晶圆释放方法的流程示意图；
[0031]图6是本专利技术另一种实施例提供的晶圆释放方法的流程示意图。
具体实施方式
[0032]以下结合附图对本专利技术的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本专利技术，并不用于限制本专利技术。
[0033]本专利技术的专利技术人在研究中发现，现有的静电卡盘在释放晶圆(De
‑
chuck)的过程中出现静电力残余的问本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体工艺腔室，所述半导体工艺腔室包括腔体、静电卡盘和供电组件，所述静电卡盘设置在所述腔体中，且所述静电卡盘的内部具有至少一个吸附电极，所述供电组件用于在工艺过程中向所述静电卡盘中的吸附电极加载吸附电压，以使所述吸附电极通过静电吸附作用吸附所述静电卡盘上承载的晶圆，其特征在于，所述供电组件还用于在工艺结束后释放晶圆时向所述吸附电极上加载解吸附电压，所述解吸附电压的极性在预设时长内正负交替变化，且幅值逐渐减小，直至为零。2.根据权利要求1所述的半导体工艺腔室，其特征在于，所述静电卡盘的内部具有一对所述吸附电极，所述供电组件用于分别向所述静电卡盘中的两个吸附电极加载极性相反的吸附电压，以使两个所述吸附电极共同吸附所述静电卡盘上承载的晶圆；所述供电组件还用于在释放所述晶圆时分别向两个所述吸附电极上加载极性相反的解吸附电压。3.根据权利要求1或2所述的半导体工艺腔室，其特征在于，所述预设时长包括多个连续的时间段内；所述供电组件用于在所述多个连续的时间段内依次向所述吸附电极上加载所述解吸附电压，任意两个相邻的时间段对应的所述解吸附电压极性相反，且所述解吸附电压的幅值随时间递减。4.根据权利要求3所述的半导体工艺腔室，其特征在于，多个所述时间段的长度一致，且任意两个相邻时间段对应的所述解吸附电压的幅值的差值一致。5.根据权利要求3所述的半导体工艺腔室，其特征在于，多个所述时间段的长度随时间逐渐减...

【专利技术属性】
技术研发人员：李玉站，朱明魁，张羽，
申请(专利权)人：北京北方华创微电子装备有限公司，
类型：发明
国别省市：