具有熔线的半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件，具有：一端被施加有第一电压的熔线元件，和具有源极、栅极及漏极端的ＭＯＳ型晶体管，该晶体管还有一个位于熔线元件的另一端和源极与漏极端之一之间的连结点，低于第一电压的第二电压施加到其它的源极和漏极，其中：选择第一和第二电压、ＭＯＳ型晶体管的特性以及熔线元件的电阻值，使得当给栅极端施加预定计划的电压时，熔线元件可以被击穿；和把熔线元件的电阻值设置成这样一个值，即当给栅极施加计划电压时，连结点的电压与第二电压之间的压差低于漏电流开始饱和时的ＭＯＳ型晶体管的漏电压。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种，并尤其涉及关于用在半导体集成电路的微调电路或冗余电路中的熔线元件的技术。
技术介绍
通常在半导体集成电路中形成微调电路和冗余电路。如果把一个具有熔线元件的熔线电路用作一个微调元件或冗余电路，则可以在制造半导体集成电路期间或之后执行微调过程等，使得可以尽可能地改进电路的特性。图1中的日本公开专利申请JP平-7-307389公开了一种具有多条串联的熔线元件和MOS晶体管并联连结的电路。它揭示了由选择晶体管的选通脉冲宽度W的功能提供获得击穿电流以击穿熔线元件所需的电流驱动能力ID＝μCox(W/L)×(1/2)×(VGS-VY)2此处ID为选择晶体管在饱和区的漏电流，μ是载流子迁移率。Cox是选择晶体管的栅极电容，W是选通脉冲宽度，L是选通脉冲长度。VGS是栅-源电压，VY是阈值电压。如果已知击穿熔线元件所需的饱和漏电流值ID，则可以由上述方程算出晶体管能够击穿熔线元件的选通脉冲宽度W(大小)。这种分析采用这样的假设MOS晶体管的饱和电流用于击穿熔线。为了熔化和击穿熔线元件，电流必需流经熔线元件并将熔线元件的温度加热到熔线元件材料的熔点之上。例如，如果将单晶硅或多晶硅用作熔线元件材料，则需要较大的电流，因为硅的熔点高达约1420℃。因此需要使选择晶体管的尺寸很大，而这样又阻碍了器件元件的集成度。根据上述公开内容，把具有强电流驱动能力的双极晶体管用作选择晶体管以获得大电流。新近大部分集成电路是利用MOSFET作为功能性器件元件的MOS型IC。如果在MOS型IC中形成双极晶体管，则元件结构变得复杂，并且需要额外的过程。
技术实现思路
本专利技术的目的在于通过利用MOSFET作为选择晶体管并减小选择晶体管占据的面积而减小由具有熔线元件和选择晶体管并制作在MOS IC中的熔线电路占据的面积。根据本专利技术的一个方面，提供的半导体器件包括一个能够被流经的电流电击穿的熔线元件，第一电压施加到熔线元件一端；和具有源极、栅极及漏极端的MOS型晶体管，该晶体管还有一个位于熔线元件的另一端和源极与漏极端之一之间的连结点，低于第一电压的第二电压施加其它源极和漏极端，其中选择第一和第二电压、MOS型晶体管的特性以及熔线元件的电阻值，使得当给栅极端施加预定计划的电压时，熔线元件可以被击穿；和把熔线元件的电阻值设置成这样一个值，当给栅极端施加计划电压时，连结点的电压与第二电压之间的压差低于漏电流开始饱和时MOS型晶体管的漏电压。根据本专利技术的另一个方面，提供的半导体器件包括一个能够被流经的电流击穿的熔线元件，第一电压施加到熔线元件的一端；和具有源极、栅极及漏极端的MOS型晶体管，该晶体管还有一个位于熔线元件的另一端和源极与漏极端之一之间的连结点；低于第一电压的第二电压施加到其它的源极和漏极，其特征在于选择第一和第二电压、MOS型晶体管的特性以及熔线元件的电阻值，使得当给栅极端施加预定计划的电压时，熔线元件可以被击穿；和熔线元件的电阻值进一步设置成能够击穿熔线元件的最小功耗不小于由MOS型晶体管的电流-电压特性算出的熔线元件最大功耗的90％。根据本专利技术的另一个方面，提供的半导体器件包括一个能够被流经的电流电击穿的熔线元件，第一电压施加到熔线元件的一端；和具有源极、栅极及漏极端的MOS型晶体管，该晶体管还有一个位于熔线元件的另一端和源极与漏极端之一之间的连结点；低于第一电压的第二电压施加到其它的源极和漏极端，其中选择第一和第二电压、MOS型晶体管的特性以及熔线元件的电阻值，使得当给栅极端施加预定计划的电压时，熔线元件可以被击穿；和熔线元件的电阻值进一步设置成使熔线元件的击穿电流处于MOS型晶体管饱和漏电流的80％～98％。施加给半导体器件的功率可以有效地用于击穿熔线元件。根据本专利技术的另一个方面，提供了一种制造半导体器件的方法，包括步骤在基底上形成串连连结的熔线元件和MOS型晶体管，熔线元件能够被流经的电流电击穿，并且MOS型晶体管具有源极、栅极和漏极端以及一个位于熔线元件的另一端和源极与漏极端之一之间的连结点；和在熔线元件的另一端与其它源极和漏极端之间施加一个电压，该电压高于漏电流开始饱和时MOS型晶体管的漏电压；给栅极端施加一个预定的计划电压，和通过把熔线元件和MOS型晶体管之间连结点的电压设置为一个低于MOS型晶体管处于漏电流饱和的饱和区时漏电压的电压而击穿熔线元件。根据本专利技术的另一个方面，提供了一种制造半导体器件的方法，包括步骤在基底上形成串连连结的熔线元件和MOS型晶体管，熔线元件能够被流经的电流击穿，第一电压施加到熔线元件的一端，MOS型晶体管具有源极、栅极和漏极端以及一个位于熔线元件的一端和源极与漏极端之一之间的连结点，低于第一电压的第二电压施加给其它的源极和漏极端；和在熔线元件的另一端与其它源极和漏极端之间施加一个电压，该电压高于漏电流开始饱和时MOS型晶体管的漏电压，给栅极端施加一个预定的计划电压，和通过把MOS型晶体管连结点的电压设置在这样一个范围而击穿熔线元件熔线元件的功耗不小于由MOS型晶体管的电流-电压特性算出的熔线元件最大功耗的90％。根据本专利技术的另一个方面，提供了一种制造半导体器件的方法，包括步骤在基底上形成串连连结的熔线元件和MOS型晶体管，熔线元件能够被流经的电流击穿，第一电压施加到熔线元件的一端，MOS型晶体管具有源极、栅极和漏极端以及一个位于熔线元件的一端和源极与漏极端之一之间的连结点，低于第一电压的第二电压施加给其它的源极和漏极；和在熔线元件的另一端与其它源极和漏极之间施加一个电压，该电压高于漏电流开始饱和时MOS型晶体管的漏电压，给栅极端施加一个预定的计划电压，和通过把熔线元件和MOS型晶体管之间连结点的电压设置在MOS型晶体管饱和电流的80％～98％流经的电压范围而击穿熔线元件。如上所述，在由熔线元件和选择晶体管的串连连结制成的熔线电路中，施加给熔线电路的功率可以有效地用于击穿熔线元件。因此，可以减小选择晶体管占据的面积。附图说明图1是具有熔线元件和用于熔线元件的作为选择晶体管的MOSFET的熔线电路的电路图；图2A表示用作选择晶体管的MOSFET典型的电流-电压特性曲线；图2B是表示选择晶体管和熔线之间的互连点处电压的时间变化的曲线图；图3是表示源极-漏极电压与熔线元件功耗的关系曲线；图4是根据本专利技术实施例的半导体器件的平面图；图5是图4中的半导体器件沿V-V’的截面图；图6是表示实施例中半导体器件的电流-电压特性曲线，该曲线表现选择晶体管的工作点相对于栅极电压的变化；图7是表示实施例中半导体器件的电流-电压特性曲线，该曲线表现熔线元件的电阻改变到使工作点进入临界区。具体实施例方式在本实施例中，“熔线元件”一词指至少等于预定值的电流流动时可以被击穿的元件。“选择晶体管”一词指与熔线元件串连的晶体管，它判断电流是否流经熔线元件，并且如果流经熔线元件，判断电流量。在描述本专利技术的实施例之前，下面先参见图1～3描述本专利技术的原理。图1是具有熔线元件和用于熔线元件的用作选择晶体管的n沟道MOS型场效应晶体管(MOSFET)的熔线电路的电路图。图2A表示用作选择晶体管的MOSFET典型的电流-电压特性曲线。图2B是表示选择晶体管3和熔线1之间的互连点7a处电压的时间变化的曲线图。图3是表示本文档来自技高网...

【技术保护点】
一种半导体器件，包括：能够被流经的电流电击穿的熔线元件，第一电压施加到该熔线元件的一端；和具有源极、栅极及漏极端的ＭＯＳ型晶体管，该晶体管还有一个位于所述熔线元件的另一端和源极与漏极端之一之间的连结点，低于第一电压的第二电压施加到其 它的源极和漏极端，其特征在于：选择第一和第二电压、所述ＭＯＳ型晶体管的特性以及所述熔线元件的电阻值，使得当给栅极端施加预定计划的电压时，所述熔线元件可以被击穿；和把所述熔线元件的电阻值设置成这样一个值，即当给栅极端施加计划电压时 ，连结点的电压与第二电压之间的压差低于漏电流开始饱和时的所述ＭＯＳ型晶体管的漏电压。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：神谷孝行，大村昌良，
申请(专利权)人：雅马哈株式会社，
类型：发明
国别省市：JP[日本]