半导体器件及其驱动方法技术

本发明专利技术的一个目标是提供一种数字电路，该电路能正常地运行而与输入信号的二进制电位无关。本发明专利技术提供一种半导体器件，它包括校正单元；及单个或多个电路元件，其中所述校正单元包括：第一电容元件；第二电容元件；第一开关；及第二开关，并且其中，第一电容元件的第一电极和第二电容元件的第一电极被连接到一个输入端，第一开关控制将第一电位提供给第一电容元件的第二电极，第二开关控制将第二电位提供给第二电容元件的第二电极，第一电容元件的第二电极的电位或第二电容元件的第二电极的电位提供给所述单个或多个电路元件。

【技术实现步骤摘要】

本专利技术涉及能与数字信号同步运行的数字电路，更特别地涉及含有单个或多个数字电路的。
技术介绍
用作为基本单元的单个或多个逻辑元件构成能处理数字信号的逻辑电路(这儿称为数字电路)。逻辑元件是一种能提供一个输出的电路，该输出相应于单个或多个输入。该逻辑元件的例子包括反相器，与门，或门，非门，与非门，或非门，时钟控制反相器及选通门或类似元件。用单个或多个电路元件，例如晶体管，电阻和电容元件构成该逻辑元件。多个电路元件根据输入到该逻辑元件的数字信号运行，由此能控制施加给随后电路的信号电位或电流。这儿给出的一个例子是一种反相器，作为逻辑元件中的一个。下面具体描述它的结构和工作原理。在图13A中示出普通反相器的电路图。在图13A中，IN是指输入的信号(输入信号)，而OUT是指输出的信号(输出信号)。同时，VDD和VSS是指电源电位，而VDD高于VSS(VDD＞VSS)。如图13A所示，反相器包括p沟道型晶体管1301和n沟道型晶体管1302。p沟道型晶体管1301的栅极(G)和n沟道型晶体管1302的栅极互相连接，并且输入信号IN输入到这两个栅极。p沟道型晶体管1301的第一接线端接收VDD，而n沟道型晶体管1302的第一接线端接收VSS。同时，p沟道型晶体管1301的第二接线端和n沟道型晶体管1302的第二接线端互相连接，并从这两个第二接线端给随后电路输出一个输出信号OUT。注意，第一接线端或第二接线端中的任何一个相应于源极，而另一个相应于漏极。在p沟道型晶体管的情况中，具有较低电位的一端是漏极，具有较高电位的一端是源极，而在n沟道型晶体管的情况中，具有较高电位的一端是漏极，具有较低电位的一端是源极。因此在图13A中，两个晶体管的第一接线端相应于源极(S)，而它们第二接线端相应于漏极(D)。一般利用含有二进制电位的数字信号作为输入信号。反相器的两个电路元件按照输入信号IN的电位运行，由此控制输出信号OUT的电位。接着，参考图13B和13C解释图13A所示反相器的工作原理。注意，在图13B和13C中，为了容易理解运行状态，每个电路元件简单地表示为一个开关。图13B示出每个电路元件在输入信号IN具有高电位侧电位情况下的一种工作状态。在此，将输入信号IN的高电位侧的电位称作为VDD’(VDD’≥VDD)，并假定简化地解释，n沟道型晶体管1302的阀值电压(VTHn)等于或高于0(VTHn≥0)，而p沟道型晶体管1301的阀值电压(VTHp)等于或低于0(VTHp≤0)。当p沟道型晶体管1301的栅极接收电位VDD’时，因为VDD’≥VDD，栅极电压变为VGS≥0，因此，p沟道型晶体管1301转为截止(OFF)。注意，栅极电压相当于从栅极电位减去源极电位获得的电压。此时，当n沟道型晶体管1302的栅极接收电位VDD’时，因为VDD’＞VSS，所以栅极电压变为VGS＞0，因此，n沟道型晶体管1302转为导通。因此，电源电位VSS作为输出信号0UT的电位被施加到随后的电路。接着，在图13C中示出在输入信号IN具有低电位侧电位的情况中，每个电路元件的工作状态。在此，将输入信号IN的低电位侧的电位称作为VSS’(VSS’≤VSS)，并假定简化地解释，n沟道型晶体管1302的阀值电压(VTHn)等于或高于0(VTHn≥0)，而p沟道型晶体管1301的阀值电压(VTHp)等于或低于0(VTHp≤0)。当n沟道型晶体管1302的栅极接收电位VSS’时，因为VSS’等于或低于VSS(VSS’≤VSS)，所以栅极电压变为VGS≤0，因此，n沟道型晶体管1302转为截止(OFF)。此时，当p沟道型晶体管1301的栅极接收电位VSS’时，因为VSS’低于VDD(VSS’＜VDD)，所以栅极电压变为VGS低于0(VGS＜0)，因此，p沟道型晶体管1301转为导通(ON)。因此，电源电位VDD作为输出信号OUT的电位提供给随后的电路。如此，每个电路元件按照输入信号IN的电位运行，由此控制输出信号OUT的电位。参考图13B和13C描述的反相器工作原理是将输入信号IN的二进制电位(VDD’和VSS’)分别假定为VDD’≥VDD和VSS’≤VSS的情况中的工作原理。下文中检验的是在假设VDD’低于VDD(VDD’＜VDD)及VSS’高于VSS(VSS’＞VSS)的情况中，图13A所示的反相器工作原理。注意建立VSS’＜VDD’。首先，图14A示出在输入信号IN具有高电位侧的电位VDD’(VDD’＜VDD)的情况中，每个电路元件的工作状态。在这儿为了简化地描述，假设n沟道型晶体管1302的阀值电压(VTHn)等于或高于0(VTHn≥0)及p沟道型晶体管1301的阀值电压(VTHp)等于或低于0(VTHp≤0)。当p沟道型晶体管1301的栅极接收电位VDD’时，因为建立了VDD’＜VDD，所以栅极电压变为VGS＜0。因此，当|VGS|＞|VTHp|时，p沟道型晶体管1301转为导通，此时，当n沟道型晶体管1302的栅极接收电位VDD’时，因为VDD’高于VSS(VDD’＞VSS)，所以栅极电压变为VGS＞0。这样，n沟道型晶体管1302转转为导通。因此，p沟道型晶体管1301和n沟道型晶体管1302两者都转为导通(ON)。即，电路元件不象图13B所示的情况，即使当输入信号IN具有高电位侧的电位时，输出信号OUT的电位也不转为VSS。由流过各个晶体管的电流确定输出信号OUT的电位。在图14A中，当n沟道型晶体管1302的VGS称为VGSn及p沟道型晶体管1301的VGS称为VGSp时，|VGSn|高于|VGSp|(|VGSn|＞|VGSp|)。因此，当在每个晶体管的特性曲线和沟道宽度W对沟道长度L的比率之间几乎没有差异时，输出信号OUT的电位显示出更接近VDD，而不是更接近VSS。然而，依据每个晶体管的迁移率，阀值电压和沟道宽度W对沟道长度L的比率，输出信号OUT的电位有显现出更接近于VDD，而不是更接近于VSS的可能。在这种情况中，数字电路不能正常运行，导致较高的故障可能性。此外，它能在随后的数字电路中引起相续的故障。图14B示出在输入信号IN具有低电位侧电位VSS’(VSS’＞VSS)的情况中，每个电路元件的工作状态。在此为了简化地描述，假设n沟道型晶体管1302的阀值电压(VTHn)等于或高于0(VTHn≥0)，而p沟道型晶体管1301的阀值电压(VTHp)等于或低于0(VTHp≤0)。当n沟道型晶体管1302的栅极接收电位VSS’时，因为VSS’高于VSS(VSS’＞VSS)，所以栅极电压转为VGS＜0。因此，当|VGS|＞|VTHn|时，n沟道型晶体管1302转变为导通。此时，当p沟道型晶体管1301的栅极接收电位VSS’时，因为VSS’低于VDD(VSS’＜VDD)，所以栅极电压转为VGS＜0，这样，p沟道型晶体管1301转变为导通。因此，依据VSS，VSS’和VTHn值，p沟道型晶体管1301和n沟道型晶体管1302两者都转为导通。这就意味着，电路元件不象图13C所示的情况，即使当输入信号IN具有低电位侧的电位时，输出信号OUT的电位也不转为VDD。由流过每个晶体管的电流确定输出信号OUT的电位。在图14B中，当n沟道型晶本文档来自技高网...

【技术保护点】
一种半导体器件，包括：校正单元；及单个或多个电路元件，其中，所述校正单元包括：第一电容元件；第二电容元件；第一开关；及第二开关，并且其中，所述第一电容元件的第一电极和所述第二电容元件的第一电极被连接在输入端，所述第一开关控制将第一电位提供给所述第一电容元件的第二电极，所述第二开关控制将第二电位提供给所述第二电容元件的第二电极，所述第一电容元件的第二电极的电位以及所述第二电容元件的第二电极的电位提供给所述单个或多个电路元件。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：木村肇，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]