电平转换、电源电压发生、移位、移位寄存器电路和显示设备制造技术

本发明专利技术提供一种电平转换电路，包括第一和第二晶体管、时钟端、第一开关装置、第二开关装置以及电容元件。该第一和第二晶体管导电类型彼此反相，并且串联连接在第一电源电压和第二电源电压之间。该时钟端输入时钟信号。第一开关装置连接在该时钟端和第一晶体管的栅极之间，并且当电路操作控制信号处于有效状态时它具有导通状态。第二开关装置连接在第二电源电压和第二晶体管的栅极之间，并且当电路操作控制信号处于有效状态时它具有关断状态。该电容元件连接在该时钟端和第二晶体管的栅极之间。

【技术实现步骤摘要】

本专利技术涉及一种电平转换电路(电平移位电路)、电源电压发生电路、移位电路、移位寄存器以及显示设备，并且尤其涉及形成在绝缘电路板上的电平转换电路、采用该电平转换电路形成的电源电压发生电路以及在其中并入该电源电压发生电路的显示设备。
技术介绍
采用电流镜像电路形成的一种电流镜像型电平转换电路在现有技术中已经公知。例如，在日本专利公开No.2003-347926(下文称作专利文献1)披露了这种电流镜像型电平转换电路中的一种。图76示出现有技术中的一种电流镜像型电平转换电路结构的实施例。参考图76，所示出的该电流镜像型电平转换电路100包括电路操作控制部分101、两个偏压移位部分102和103、电平移位部分104以及输出部分105。电路操作控制部分101包括两个P沟道MOS晶体管(下文将P沟道MOS晶体管称作PMOS晶体管)p101和p102以及N沟道MOS晶体管(下文称作“NMOS晶体管”)n101。PMOS晶体管p101以及NMOS晶体管n101串联连接在一电源线(下文称作“Vdd线”)与另一电源线(下文称作“Vss线”)之间，电源线Vdd线上施加正向电源电压Vdd，另一电源线Vss线上施加负向电源电压Vss。PMOS晶体管p101和NMOS晶体管n101在栅极和漏极互相连接。电路操作控制信号xstb从外部施加到PMOS晶体管p101和NMOS晶体管n101的栅极。电路操作控制信号xstb当电路处于待机状态(不工作)状态时通常具有低电压，但是当电路工作时通常具有高电压。PMOS晶体管p102源极连接到Vdd线并且其栅极连接到PMOS晶体管p101和NMOS晶体管n101的栅极。偏压移位部分102由两个PMOS晶体管p103和p104以及NMOS晶体管n102形成。PMOS晶体管p103和NMOS晶体管n102在Vdd线和Vss线之间串联连接，并且其栅极彼此连接并且还连接到PMOS晶体管p101和NMOS晶体管n101的漏极。PMOS晶体管p103和NMOS晶体管n102漏极彼此连接。PMOS晶体管p104并联连接到NMOS晶体管n102并且在其栅极上接收时钟CK。偏压移位部分102实现时钟CK的DC偏压的移位操作。偏压移位部分103由两个PMOS晶体管p105和p106以及NMOS晶体管n103形成。PMOS晶体管p105和NMOS晶体管n103串联连接在Vdd线和Vss线之间，并且其栅极和漏极彼此连接。PMOS晶体管106并联连接到NMOS晶体管n103并且在其栅极接收相位与时钟CK相反的时钟xCK。偏压移位部分103实现反相时钟xCK的DC偏压的移位操作。电平移位部分104由两个PMOS晶体管p107和p108以及两个NMOS晶体管n104和n105形成。两个PMOS晶体管p107和p108源极连接到Vdd线上并且其栅极彼此连接。PMOS晶体管p107的栅极和漏极彼此连接。由此，形成电流镜像电路。PMOS晶体管p107的漏极(栅极)连接到PMOS晶体管p102的漏极。NMOS晶体管n104漏极连接到PMOS晶体管p107的漏极(栅极)并且其栅极连接到PMOS晶体管p103和NMOS晶体管n102的漏极。反相时钟xCK施加到NMOS晶体管n104的源极。NMOS晶体管n105的漏极连接到PMOS晶体管p108的漏极并且其栅极连接到PMOS晶体管p105和NMOS晶体管n103的漏极。时钟CK施加到NMOS晶体管n105的源极。从上述结构我们可以发现，电平移位部分104具有源极输入型的电流镜像放大器的电路结构。反相时钟xCK以及正相时钟CK分别输入到NMOS晶体管n104和n105的源极。输出部分105由NMOS晶体管n106形成，NMOS晶体管n106的漏极连接到PMOS晶体管p108和NMOS晶体管n105的漏极，并且其源极连接到Vss线。NMOS晶体管n106的栅极还连接到PMOS晶体管p105和NMOS晶体管n103的栅极。作为一种移位电路，其用作移位寄存器电路的转移级(移位级)，已经公知具有电平移位功能的移位电路，其将时钟脉冲电平移位(电平转换)用作从第一幅值到第二幅值的操作参考。例如，在日本专利公开No.2002-287711(下文称作专利文献2)披露了具有电平移位功能的这种移位电路的一种。所述类型的移位寄存器电路用作一种移位寄存器电路，其形成为在显示设备或者图像拾取装置中使用的扫描器。图77示出了一种具有电平移位功能的移位电路结构的实施例。参考图77，所示出的移位电路100包括作为基本电路的电流镜像电路101。该电流镜像电路101由栅极彼此连接的NMOS晶体管n101和n102形成。NMOS晶体管n101呈二极管连接，其中其栅极和漏极彼此连接。彼此反相的时钟CK和xCK具有低电压幅值(例如，0到3V)，分别输入到NMOS晶体管n101和n102的源极。在电流镜像电路101中，NMOS晶体管n102的漏极输出具有VSS-VDD(例如，0到8V)的高电压幅值，并且在其由反相器102反相后作为转移脉冲OUT输出。PMOS晶体管p101和p102分别连接在NMOS晶体管n101和n102的漏极以及电源电压VDD之间。NMOS晶体管n103和n104串联连接在NMOS晶体管n101的漏极和电源电压VSS之间。转移脉冲IN在由反相器103反相后施加到NMOS晶体管n103的栅极。NMOS晶体管n102的漏极输出直接施加到NMOS晶体管n104的栅极。PMOS晶体管p103和p104串联连接在PMOS晶体管p101的栅极和电源电压VDD之间。PMOS晶体管p105和p106串联连接到PMOS晶体管p102的栅极和电源电压VDD。PMOS晶体管p107和p108在NMOS晶体管n102的漏极(PMOS晶体管p102的漏极)和电源电压VDD之间并联连接。在由反相器102反相之后的NMOS晶体管n102的漏极输出(即，转移脉冲OUT)，被施加到PMOS晶体管p103、p105和p107的栅极。转移脉冲IN直接施加到PMOS晶体管p104、p106和p108的栅极。时钟脉冲xCK通过彼此并联连接的NMOS晶体管n105和n106施加到PMOS晶体管p101的栅极。时钟信号CK通过彼此并联连接的NMOS晶体管n107和n108施加到反相器102的栅极。转移脉冲IN直接施加到NMOS晶体管n105和n107的栅极。转移脉冲OUT施加到NMOS晶体管n106和n108的栅极。PMOS晶体管p109和p110分别连接在NMOS晶体管n103的栅极和电源电压VDD之间以及NMOS晶体管n102的漏极(PMOS晶体管p102的漏极)和电源电压VDD之间。低位有效复位脉冲rst施加到PMOS晶体管p109和p110的栅极。从上述的电路结构明显看出，现有技术中的移位电路100构造成使用电流镜像电路101的电流镜像型电平移位电路和时钟提取移位电路的组合。当转移脉冲IN具有高电平或者转移脉冲OUT具有高电平时电平移位电路工作。
技术实现思路
在现有技术具有上述结构的电流镜像型电平转换电路100中，时钟CK和xCK的DC偏压首先分别由偏压移位部分102和103进行移位，并且时钟CK和xCK最后由电平移位部分104电平移位(电本文档来自技高网...

【技术保护点】
一种电平转换电路，包括：串联连接在第一电源电压和第二电源电压之间并且导电类型彼此相反的第一和第二晶体管；输入时钟信号的时钟端；连接在所述时钟端和所述第一晶体管的栅极之间并且当电路操作控制信号处于有效状态时具有导通状态 的第一开关装置；连接在所述第二电源电压和所述第二晶体管的栅极之间并且当电路操作控制信号处于有效状态时具有关断状态的第二开关装置；以及连接在所述时钟端和所述第二晶体管的栅极之间的电容元件。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：甚田诚一郎，小池龙也，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]