一种单芯片集成电路，用于在多个发送端口和多个接收器端口之中进行切换，该单芯片集成电路包括： 具有多个发送端口的发送器开关部分，可以操作发送器控制电路来将所选择的多个发送端口之一切换到传输节点；和 具有多个接收器端口的接收器开关部分，可以操作接收器控制电路来将所选择的多个接收器端口之一切换到传输节点。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种开关，具体的是一种用于无线发送和接收、在单个半导体芯片上制造的多频带(multi-band)开关。
技术介绍
传统开关器件进行操作以控制信号行进的路径。通常使用的开关器件有两种基本类型机电的和固态的。固态开关使用某种进行开关处理的半导体器件，该半导体器件可以是二极管、场效应晶体管或双极晶体管。通常，二极管开关具有低插入损耗，而晶体管组成的开关速度较快。已经在开关诸如射频(RF)的高频率信号切换中使用场效应晶体管(FET)。FET开关处于OFF(截止)状态(高阻抗)直到将预定幅度的控制电压(饱和电压)施加于其栅极为止。当将饱和电压施加于栅极，FET切换到在其源极和漏极间的电流通路表现出非常低的电阻状态的ON(导通)状态。虽然理论上FET开关不提供输出直到将饱和电压施加于栅极为止(这时预定的输出会在漏极提供)，但实际上在施加饱和电压前，FET会泄漏电流。而且，在达到控制栅极电压和开关处于工作中之后，在输出电压中出现谐波。电路设计者试图锐化(sharpen)FET导通点并且试图最小化输出电压谐波。同时，集成电路设计者试图尽可能地最小化芯片上(on-chip)的尺寸(realestate)而同时追求较低的控制电压。信号开关设计者还试图最小化在信号通路中的阻抗插入损耗。在传统无线开关实践中(如无线LAN、蓝牙、CDMA、TDMA、GSM、W-CDMA等)，已经产生了以无线方式既在天线上发送出行数据又在天线上接收入行数据的需求。迄今已经使用了不同的发送器和接收器芯片来执行这些任务。只要单芯片(single-die)集成电路不受到由于芯片上发送器开关电路的共存而产生的电容的不当负载对其接收器端口(反之亦然)的不利影响，将这些功能合并到单芯片集成电路上从技术方面来说非常有利。
技术实现思路
本专利技术公开了用于多频带开关的装置、方法和制造产品。本专利技术的实施例包括单芯片集成电路，在其上实现具有多个发送端口的发送器开关部分和具有多个接收器端口的接收器开关部分。每个发送器和接收器端口都关联于开关拓扑，可以将其操作以将所选择的一个端口切换到天线端口，用于出行信号的发送或入行信号的接收。将开关拓扑的至少一个安排在各级中，其中第一级最接近天线端口和最后级最接近多个发送器或接收器端口中的每一个。为了从所选择的端口通过最后级传送信号，将一个晶体管或包括几个串行晶体管的晶体管开关元件进行激励，并且该开关元件包括第一级以将所选择的端口连接到天线端口。将最后级的剩余部分以及剩余的开关拓扑去激活(deactivate)从而从天线端口隔离那些端口。在优选实施例中，在将所选择的一个接收器端口切换到天线端口时使用这些级联的级。根据本专利技术的优选实施例，使用场效应晶体管来实现开关拓扑，并且最好使用绝缘栅型n沟道场效应晶体管(虽然可以为相同的目的使用其它半导体器件)。因为出行发送器信号的强度将基本上大于由连接到天线端口的天线所接收的信号，所以发送器端口开关元件具有比接收器端口开关元件大的开关晶体管。在所示实施例中，每个发送器端口开关元件包括多个串行连接的FET，从而降低了需要被施加于栅极以将栅极置于“ON”状态的饱和电压。而且，最好发送器和接收器开关元件的主信号通路晶体管是交指型FET，其中在晶体管区域中源极区指形物(finger)和漏极区指形物交错。由在其上栅极金属化的蜿蜒的沟道区域将这些交叉指状的源极和漏极区彼此隔开。根据本专利技术的一个优选方面，横跨每个信号传递开关元件晶体管而放置旁路电阻器，从而锐化这些晶体管导通和关断时的电压。最好晶体管开关拓扑还包括前反馈电容器，用于功率控制和衰减不需要的谐波。可以使用分流晶体管将处于OFF状态的那些开关晶体管的栅极连接到地，从而增强未选择的端口与天线端口间的隔离。本专利技术的各种实施例的主要技术优点包括提供单芯片集成电路，其用于无线信号的发送和接收而同时最小化开关元件插入损耗，并且减小这样的芯片的所切换的端口上的容性负载。附图说明通过结合附图并参照下面详细的说明，本专利技术的各个方面将进一步变得清楚，在附图中相同的标号表示相同的部件，其中图1示出了对根据现有技术具有两个支路、每个支路两个串行开关、其中一个支路处于“ON”状态的传统开关的阻抗进行建模的一组电路示意图；图2示出了对根据本专利技术实施例的、带有一个所选择的支路处于“ON”状态的电子开关的、级联的开关的阻抗进行建模的一组电路示意图；图3示出了对图1中所示两个支路都处于“OFF”状态的电路的阻抗进行建模的一组电路示意图；图4示出了对图2所示两个支路都处于“OFF”状态的电路进行建模的一组电路示意图；图5示出了根据本专利技术一个实施例的、用于到和从天线端口切换多个发送器和接收器端口的单芯片集成电路的电路示意图；图6(a)-(d)是图5所示的集成电路的实施例的电路示意图；和图7是图3和4所示电路的代表拓扑布局的平面图。具体实施例方式图1和2是多组电路示意图，它们对根据传统实践的理论双支路开关通路的阻抗(图1)，和根据本专利技术实施例的所使用的级联方法的理论双支路开关通路的阻抗(图2)进行建模。在图1和2中，所示开关的一个支路11处于ON状态，以允许信号从输入端12传送到输出端14。另一支路15导向输出端16。两种拓扑都由绝缘栅型场效应晶体管(IGFET)构造。在图1中，一般由10指示的双支路开关具有第一支路11，其包括在这里被建模为阻值为R的电阻的两个FET开关13和20。另一支路15具有两个FET 17和22，它们处于具有优势结电容C的OFF状态。如在第一种简化中所述，支路11具有等效电阻2R而支路15具有等效结电容C/2。通过再一步进行简化，其可以近似为2R的总插入损耗21。图2示出了具有相同目的的开关模式，其中信号经过如在图1的电路中出现的相同数目的晶体管或开关进行传播。但是级联的开关23具有大容量FET 19，其栅极周长两倍于(如)FET 20，因此产生R/2的ON电阻。这个FET 19代替图1中FET 13和17的支路。导通的FET 20呈现出电阻R，而截止的FET 22呈现结电容C。这个电路的第一个简化忽略FET 22的电容，保留串联的R/2和R，其小于图1电路所呈现的2R插入损耗。图3示出图1的传统电路，但是两个支路处于OFF状态。支路11中的FET 13和20的每一个都具有结电容C，其减小为C/2。类似地，在支路15中的FET 17和22的每一个的结电容C合并为等效电容C/2。如在简化的最后级中所示，在OFF电路的输入端12上看到的阻抗为C。在图4(其为图2所示的电路，但是带有两个OFF支路)中，由大的公共(common)开关PET19所产生的结电容为2C。支路FET 20和22每一个都呈现结电容C。如在中间的示图中24所示，其缩减为每个具有值2C的、串行的、两个电容。简化的示图中28示出了其缩减为从端口12看过去的输入阻抗C。因此在OFF状态中，传统和级联方法产生相同的阻抗结果。图5是根据本专利技术一个实施例的级联支路集成电路的布局示意图。可以在单个集成电路芯片或管芯100上制造这个实施例。芯片100在其外围边缘具有多个信号和控制端口/焊盘。在所示的实施例中，沿着芯片的一侧排列发送器端口，而沿着芯片的另外一侧排列接收器端口。发送器端口包括端本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：马克·F·凯尔库斯，克里斯托弗·N·布林德尔，
申请(专利权)人：MACOM公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。