振荡电路制造技术

本发明专利技术是由于电源电压和环境温度的振荡频率变动较小的振荡电路。把ＮＡＮＤ（４８ａ）的输出信号（ＺＡ）提供给ＮＡＮＤ（４８ｂ）的第１输入同时通过延迟电路提供给该ＮＡＮＤ（４８ｂ）的第２输入。把ＮＡＮＤ（４８ｂ）的输出信号（ＺＢ）提供给ＮＡＮＤ（４８ａ）的第１输入同时通过延迟电路提供给该ＮＡＮＤ（４８ａ）的第２输入。延迟电路有由从温度依赖电流源（３０）输出的依赖于温度的电压（ＶＮ）控制导通状态的ＮＭＯＳ（４２）和电容器（４４）构成的充放电电路和由该电容器４４的电压控制导通／截止的ＮＭＯＳ（４５）。通过ＮＭＯＳ（４５）阈值电压的温度特性与电压（ＶＮ）的温度特性抵消，可抑制基于无稳态多谐振荡器的振荡电路的振荡频率变动。

【技术实现步骤摘要】

本专利技术涉及由于电源电压和环境温度引起的振荡频率的变动较小的振 荡电路
技术介绍
:日本特开2003-4547号公报 :日本特表2005-533443号公报在上述专利文献l中，记栽了利用环形振荡器的振荡频率随环境温度 而变化的特性，通过比较该环形振荡器的振荡频率与晶体振荡器的振荡频 率，进行温度输出的温度检测电路。另外，在上述专利文献2中，记载了构成为利用不受电源电压和环境 温度的影响而提供恒定电流的恒流电路、和由该恒流电路驱动的环形振荡 器，来输出恒定振荡频率的电流控制环形振荡器。如专利文献1所记栽的那样，公知环形振荡器的振荡频率较大地依赖 于环境温度，在专利文献2中，通过使向环形振荡器提供的电流恒定，来 实现其振荡频率的稳定化。但是，由于环形振荡器的振荡频率不仅较大地 依赖于电源电压相关，而且还较大地依赖于环境温度，所以单纯地使供给 电流稳定，难以实现完全的频率稳定。
技术实现思路
本专利技术的目的是提供一种由于电源电压和环境温度引起的振荡频率的 变动较小的振荡电路。本专利技术的振荡电路的特征在于，具有温度依赖电流源，基于与环境 温度相应而流过晶体管的电流，来输出控制电压；第1和第2逻辑门，其 在2个输入信号都是第1电平时输出第2电平的输出信号，在该输入信号 的至少1个是第2电平时，使该输出信号为第1电平而输出，该第1逻辑 门的输出侧与该第2逻辑门的第1输入侧连接，该第2逻辑门的输出侧与 该第1逻辑门的第1输入侧连接；第1延迟电路，其在上述第2逻辑门的 输出信号从第2电平变化为第1电平时，与上述控制电压相应开始电容器 的充电或放电动作，在该电容器的电压达到了依赖于环境温度的阈值电压 时，向上述第1逻辑门的第2输入侧提供第2电平的脉冲；和第2延迟电 路，其在上述第1逻辑门的输出信号从第2电平变化为第1电平时，与上 述控制电压相应开始电容器的充电或放电动作，在该电容器的电压达到了 依赖于环境温度的阈值电压时，向上述第2逻辑门的第2输入侧提供第2 电平的脉冲。本专利技术具有第1逻辑门的输出侧与第2逻辑门的第1输入侧连接，第 2逻辑门的输出侧与第1逻辑门的第1输入侧连接的2个逻辑门、和使这 些第l和第2逻辑门的输出信号按照依赖于环境温度的控制电压和阈值电 压延迟并分别提供给第2及第1逻辑门的第2输入侧的第1和第2延迟电 路。由此，延迟电路的温度依赖性由于控制电压的变化和阈值电压的变化 而抵消，延迟时间的温度依赖性变小。因此，由这些逻辑门和延迟电路构 成的振荡电路(无稳态多谐振荡器)具有能够抑制由于电源电压和环境温 度引起的振荡频率的变动的效果。附图说明图l是表示本专利技术的实施例1的振荡电路的结构图。 图2是表示图1的动作的信号波形图。 图3是表示本专利技术的实施例2的振荡电路的结构图。 图4是表示图3的动作的信号波形图。图中10-恒压源；30、 60-温度依赖电流源；40-逻辑积电路；41、46、 71、 72、 76-PM0S; 42、 43、 45、 73、 75-NM0S; 44、 74 -电容器；47、 77-倒相电路；48-NAND; 70-逻辑和电路；78-N0R。具体实施方式关于本专利技术的上述内容以及其他目的和新颖的特征，通过参照附图阅 读以下的优选实施例的说明，可得到更全面的理解。但附图只是用于解说， 并不表示对本专利技术的范围的限定。 图l是表示本专利技术的实施例1的振荡电路的结构图。该振荡电路由恒压源10、温度依赖电流源30、构成无稳态多谐振荡器 的2组逻辑积电路40A、 40B、以及电平位移电路50构成。恒压源IO不受电源电压VCC和环境温度T变动的影响而生成恒定电压VDD。该恒压源10构成为，具有连接在电源电压VCC与接地电压VSS之间的 由P沟道MOS晶体管(以下称为"PMOS" ) 11和电阻12以及二极管13构 成的串联电路。并且，在电源电压VCC与接地电压VSS之间连接有由PM0S14 和二极管15构成的串联电路、和由PM0S16、电阻17以及二极管18构成 的串联电路。PMOSll、 14的漏极分别与运算放大器(0P) 19的非倒相输 入端子和倒相输入端子连接，从该运算放大器19的输出端子输出的电压 VP被提供给PMOSll、 14、 16的栅极。并且连接成电压输出器的运算放大 器20与PM0S16的漏极连接，从该运算放大器20输出恒定的电压VDD。温度依赖电流源30，基于从恒压源10的运算放大器19输出的依赖于 温度的电压VP，提W^赖于温度的电流Iptat。该温度依赖电流源30由 串联连接在电源电压VCC与接地电压VSS之间的PMOS31和N沟道MOS晶 体管(以下称为"NMOS" ) 32构成。向PMOS31的栅极提供电压VP, NMOS32 的栅极与漏极连接，构成正向的二极管。而且，从PMOS31与NMOS32的连 接点输出与依赖于温度的电流Iptat对应的电压VN。逻辑积电路40A、 40B是具备延迟功能的逻辑电路，由从恒压源10输 出的恒定电压VDD驱动，根据从温度依赖电流源30输出的依赖于温度的 电压VN，来控制其延迟时间。逻辑积电路40A具有连接在电压VDD与节点NA之间的PM0S41a、和串 联连接在该节点NA与接地电压VSS之间的NM0S42a、 43a。向NMOS42a的 栅极提供来自温度依赖电流源30的电压VN，向PMOS41a和NMOS43a的栅 极提供逻辑积电路40B的输出信号ZB。另外，为了增大基于电压VN的电 流控制效果，把NMOS43a的增益常数P设定为充分大于NM0S42a的增益常 数。并且，把构成电流密勒电路的NM0S42a和NMOS32的栅极长度设定为 相同长度。在节点NA电容器44a的一端和NMOS45a的栅极连接，该电容器44a 的另一端和NM0S45a的源极与接地电压VSS连接。NM0S45a的漏极通过栅 极被固定为接地电压VSS的PMOS46a，与电压VDD连接。此外，PM0S46a 起到作为NMOS45a的负栽元件的作用，该PM0S46a的栅极长度被设定为比 NM0S45a的栅极长度长。因此，PMOS46a的驱动能力比N0S45a的小，从而 增大了基于NM0S45a的开关效果。在NMOS45a与PMOS46a的连接点连接了倒相电路47a，该倒相电路47a 由用于对该连接点的信号XA的波形进行整形同时生成倒相的信号YA的奇 数极的倒相器等构成。倒相电路47a的输出侧与2输入"与非"门(以下 称为"NAND" ) 48a的一方的输入侧连接，向该NAND48a的另一方的输入侧 提供逻辑积电路40B的输出信号ZB。而且，从NAND48a的输出侧输出该逻 辑积电路40A的输出信号ZA。逻辑积电路40B的电路结构与逻辑积电路40A相同，其中把附加在逻 辑积电路40A的各个构成要素的符号上的后缀"a"替换为"b"。在该逻 辑积电路40B中，向PM0S41b和NM0S43b的栅极提供逻辑积电路4 OA的输 出信号ZA，电容器44b的一端与节点NB连接。另外，NM0S45a和PM0S46a 的连接点的信号XB由倒相电路47b进行波形整形和倒相，作为信号YB被 提供给MND48b的一方的输入侧。并且，向MND48b的另一方的输入侧提 供逻辑积电路40A的输本文档来自技高网...

【技术保护点】
一种振荡电路，其特征在于，具有：　　　　温度依赖电流源，基于与环境温度相应而流过晶体管的电流，输出控制电压；　　　　第１和第２逻辑门，在２个输入信号都是第１电平时输出第２电平的输出信号，在该输入信号的至少１个是第２电平时，使该输出信号为第１电平而输出，该第１逻辑门的输出侧与该第２逻辑门的第１输入侧连接，该第２逻辑门的输出侧与该第１逻辑门的第１输入侧连接；　　　　第１延迟电路，在上述第２逻辑门的输出信号从第２电平变化为第１电平时，与上述控制电压相应开始电容器的充电或放电动作，在该电容器的电压达到了依赖于环境温度的阈值电压时，向上述第１逻辑门的第２输入侧提供第２电平的脉冲；和　　　　第２延迟电路，在上述第１逻辑门的输出信号从第２电平变化为第１电平时，与上述控制电压相应开始电容器的充电或放电动作，在该电容器的电压达到了依赖于环境温度的阈值电压时，向上述第２逻辑门的第２输入侧提供第２电平的脉冲。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：野口峰男，
申请(专利权)人：冲电气工业株式会社，
类型：发明
国别省市：JP[日本]