有可控制旋转率的输出缓冲器与电路制造技术

本发明专利技术提供一有可控制旋转率的输出缓冲器，该旋转率控制的输出缓冲器包括一有一数据输入节点与一数据输出节点的前级驱动电路以及一耦接至该前级驱动电路的输出节点的驱动电路，该前级驱动电路包括多个并联的反相器，每一反相器有一耦接至该数据输入节点的输入端以及一耦接至该输出节点的输出端，其中至少一反相器可通过一旋转率重器以一旋转率控制信号将其选择性地关闭，该驱动电路被该前级驱动电路的一输出信号所驱动。

【技术实现步骤摘要】

本专利技术是有关于半导体集成电路，特别是有关于半导体集成电路的旋转 率控制电路。
技术介绍
一半导体装置的输出缓冲器通过一输出端驱动内部的信号，输出缓冲器 的旋转率代表一输出信号的准位可以多快的速率从一数据状态改变至另一状 态，电压改变的速率便定义为一输出缓冲器的旋转率。一驱动器的旋转率通常可通过调整一前级驱动电路来控制，该前级驱动 电路为核心电路与一最终输出缓冲器之间的电路并可以调整最终输入输出级 的时序以及驱动能力，使得可以符合输入/输出的规格， 一快速的前级驱动电 路可以减少数据从该芯片核心到该输出驱动电路的传递时间但会产生一锐利 的电流突波，当许多缓冲器同时进行切换时，该电流突波会对一电源供应注 入噪声，因此，必需要在噪声敏感度、旋转率以及传递延迟之间取得平衡。图1A与图1B所示分别为一传统可具有可控制旋转率的输出缓冲器的电 路图以及该缓冲输出器的切换特性的示意图，于图1A中，输出缓冲器100包 括一上拉网络NP以及一耦接至一输出节点0的下拉网络NN，该上拉网络NP 包括耦接于一供应电压Vcc与该输出节点0之间的P型金属氧化物半导体晶 体管MPI0h MPI02以及MPI03， P型金属氧化物半导体晶体管MPIO,的栅极接收 一数据信号DP并通过一电容CP耦接至一接地端， 一第一电阻电容延迟器DPI 耦接于该P型金属氧化物半导体晶体管MPI0i与MPI02的栅极之间， 一第二电 阻电容延迟器DP2耦接于该P型金属氧化物半导体晶体管MPI02与MPI03的栅 极之间，该下拉网络丽包括耦接于一接地端GND与该输出节点0之间的N型金属氧化物半导体晶体管MNI0i、 ,102以及丽103， N型金属氧化物半导体晶 体管丽10i的栅极接收一数据信号DN并通过一电容CN耦接至一接地端， 一第 三电阻电容延迟器DN1耦接于该N型金属氧化物半导体晶体管丽I0:与丽102 的栅极之间， 一第四电阻电容延迟器DN2耦接于该N型金属氧化物半导体晶 体管丽102与丽103的栅极之间，如图1B所示，由于该上拉与下拉网络的开启 与关闭是渐进的，在N型与P型金属氧化物半导体晶体管都部份导通时会有 些重叠，图1C所示为图1A的传统输出缓冲器的详细电路图，于图1C中，金 属氧化物半导体组件被用作电容，而传输闸被用作电阻。图2所示为如何通过控制前级驱动电路输出端的负载以调整旋转率，于 图2中， 一前级驱动器驱动一驱动器的P型金属氧化物半导体晶体管MP1与N 型金属氧化物半导体晶体管丽l的栅极，多个电容可通过多个开关被选择性 地连接至P型金属氧化物半导体晶体管MP1与N型金属氧化物半导体晶体管 MN1的栅极，前级驱动电路输出端的负载可通过控制所述开关进行调整。虽然图1A图1B与图2所示的传统输出缓冲器的旋转率可以被控制，但 由于需要被动电阻与电容，因此需要大量的面积，于是，集成电路的芯片成 本亦随之增加。
技术实现思路
依据本专利技术的一实施例的一种有可控制旋转率的输出缓冲器包括一有一 数据输入节点与一数据输出节点的前级驱动电路以及一耦接至该前级驱动电 路的输出节点的驱动电路，该前级驱动电路包括一耦接于该数据输入与输出 节点之间的缓冲器以及一耦接于该数据输入与输出节点之间并受一旋转率控 制信号控制的三态缓冲器，该驱动电路被该前级驱动电路的一输出信号所驱 动。依据本专利技术的一实施例的一种旋转率控制电路包括一有一上拉网络与一 下拉网络，该上拉网络包括第一与第二 P型金属氧化物半导体晶体管，该第一 P型金属氧化物半导体晶体管有一耦接至该旋转率控制电路的一数据输入 端的栅极、 一源极以及一漏极，该第二 P型金属氧化物半导体晶体管有一通 过一第一旋转率控制器耦接至该数据输入端的栅极以及分别耦接至该第一 P 型金属氧化物半导体晶体管的该源极与漏极的源极与漏极，该下拉网络包括 第一与第二 N型金属氧化物半导体晶体管，该第一 N型金属氧化物半导体晶体管有一耦接至该数据输入端的栅极、 一源极以及一漏极，该第二 N型金属氧化物半导体晶体管有一通过一第二旋转率控制器耦接至该数据输入端的栅极以及分别耦接至该第一 N型金属氧化物半导体晶体管之该源极与漏极的源 极与漏极，可通过所述旋转率控制器依据一旋转率控制信号将所述第二 P型 与N型金属氧化物半导体晶体管选择性地关闭。依据本专利技术的一实施例的一种有可控制旋转率的输出缓冲器包括一有一 数据输入节点与一数据输出节点的前级驱动电路以及一耦接至该前级驱动电 路的输出节点的驱动电路，该前级驱动电路包括多个并联的反相器，每一反 相器有一耦接至该数据输入节点的输入端以及一耦接至该数据输出节点的输 出端，其中至少一反相器可通过一旋转率重器以一旋转率控制信号将其选择 性地关闭，该驱动电路被该前级驱动电路的一输出信号所驱动。附图说明图1A与图1B所示分别为一传统可具有可控制旋转率的输出缓冲器的电路图以及该缓冲输出器的切换特性的示意图。图1C所示为图1A的传统输出缓冲器的详细电路图。 图2所示为如何通过控制前级驱动电路输出端的负载以调整旋转率。 图3A为依据本专利技术一实施例的有可控制旋转率的输出缓冲器的方块图。 图3B与图3C所示分别为一电压模式驱动器与一电流模式驱动器的电路图。 图4所示为依据本专利技术一实施例的有可控制旋转率的输出缓冲器的详细方块图。图5A所示为图4的前级驱动单元的另一电路图。图5B所示为产生互补旋转率控制信号SLEWb〈0，m〉的信号产生器的示意图。图5C所示为图5A的前及驱动单元的输出波形的示意图。 图6所示为图4的前级驱动单元的另一电路图。图7A与图7B分别为依据本专利技术一实施例的有可控制旋转率的或非门的 示意图与电路图。图7C所示为产生互补旋转率控制信号SLEWb〈0，m〉的信号产生器的示意图。图8A与图8B分别为依据本专利技术一实施例的有可控制旋转率的与非门的 示意图与电路图。图8C所示为产生互补旋转率控制信号SLEWb〈0，m〉的信号产生器的示意图。符号说明100 输出缓冲器；NP 上拉网络；丽 下拉网络；0 输出节点；VCC 供应电压；MPICd、 MPI02、 MPI03 P型金属氧化物半导体晶体管； DP、 DN 数据信号；CP、 CN 电容；DP1 第一电阻电容延迟器；DP2 第二电阻电容延迟器；GND 接地端；MNI(X、 MNI02、丽I03 N型金属氧化物半导体晶体管；DN1 第三电阻电容延迟器； DN2 第四电阻电容延迟器；MP1 P型金属氧化物半导体晶体管； MN1 N型金属氧化物半导体晶体管； 300 有可控制旋转率的输出缓冲器； 310 前级驱动电路； 320 驱动电路；330 焊垫；PSLEW〈0， m〉 上拉旋转率控制信号； NSLEW〈0， m〉 下拉旋转率控制信号； VDDIO 供应电压；PAD 焊垫；ZO—h 上拉网络；ZO)j 下拉网络；R 负载组件；400 上拉前级驱动单元； 400' 下拉前级驱动单元； 401 数据输入节点；403 数据输出节点；DATA 输入数据信号；405 缓冲器；407 三态缓冲器；DATAb 输出信号；410 反相器；TP、 TP1、 TP2 P型金属氧化物半导体晶体管; TN、 TN1、 TN2 N型金属氧化物半导体晶体管;NUP 上拉网络；本文档来自技高网...

【技术保护点】
一种有可控制旋转率的输出缓冲器，该输出缓冲器包括：一前级驱动电路，该前级驱动电路有一数据输入节点与一数据输出节点，该前级驱动电路包括一耦接于该数据输入与输出节点之间的缓冲器以及一耦接于该数据输入与输出节点之间并受一旋转率控制信号控制的三态缓冲器；以及一驱动电路，该驱动电路耦接至该前级驱动电路的输出节点，该驱动电路被该前级驱动电路的一输出信号所驱动。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：饶哲源，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]