ＡＢ类缓冲电路制造技术

一种ＡＢ类缓冲电路，包括ＰＭＯＳ管Ｐ１、Ｐ２，ＮＭＯＳ管Ｎ１、Ｎ２，电流源Ｉｂ和ＡＢ类输出级及负反馈网络，Ｐ１源极连接至第一节点，栅极和漏极连接至Ｉｂ输入端，Ｉｂ输出端连接至第二节点；Ｐ２源极连接至所述第一节点，栅极与Ｐ１栅极相连，漏极与Ｎ２漏极相连；Ｎ２栅极连接至输入电压信号Ｖｉ，源极连接到Ｎ１漏极；Ｎ１栅极连接至偏置电压信号Ｖｃ，源极连接至所述第二节点；ＡＢ类输出级及负反馈网络电路输入端连接至Ｎ２漏级，输出端连接至输出电压信号Ｖｏｕｔ，所述电路还包括ＰＭＯＳ管Ｐ２Ｃ和ＮＭＯＳ管Ｎ２Ｃ，Ｐ２Ｃ源极连接至所述第一节点，栅极连接至Ｐ２栅极，漏极连接至Ｎ２Ｃ漏极，Ｎ２Ｃ栅极与漏极相连且连接至输出电压信号Ｖｏｕｔ，Ｎ２Ｃ源极连接至Ｎ１漏极及Ｎ２源极。该缓冲电路具有低输出阻抗特性及很好的电压跟踪特性。

【技术实现步骤摘要】

本专利技术涉及緩冲电路，特别是涉及AB类緩沖电路。技术背景应用于集成接收机基带电路中的频道滤波器要求具有很高的线性度。单 位增益緩冲器可以用来实现这种高线性度的滤波器。该单位增益緩沖器要求 具有很好的电压跟踪性能，低输出阻抗和高带宽。 一种CMOSAB类緩冲器 负反馈电路能实现具有上述特性的单位增益緩沖器。其基础电路如图1所 示。由于使用负反馈网络，可以实现低输出阻抗。给NMOS管N2提供一个 固定的偏置电流Ib可以实现电压跟踪性能。其原理为假设NMOS管N2 工作在饱和区，忽略沟道调制效应，根据MOS器件在饱和区的电压电流方程/D =尺^(rcs-。2 (K为MOS管的特性参数，Vt为MOS管的阈值电丄压)有/"a:+(w"-^-w2 (1)整理(1)式得到w — 、P^ (2) ^*『从(2)式可以看出该电i 各存在一个缺点，输入电压与输出电压存在一 个直流电压差，这个差值随着工艺和温度而改变。而且由于衬底效应，NMOS 管的Vt不是一个常数值。所以该电路的电压跟踪特性不好，用该电路来实 现的滤波器的线性度会受到影响。
技术实现思路
本专利技术所要解决的技术问题是提出一种AB类緩沖电路，该緩沖电路不 仅具有低输出阻抗特性而且具有很好的电压跟踪特性。为解决上述技术问题，本专利技术提出了一种AB类緩沖电路，包括PMOS 管P1、 P2, NM0S管N1、 N2,电流源Ib和AB类输出级及负反馈网络， 其中，PI源极连接至一第一节点，其栅极和漏极连接至电流源Ib输入端， 电流源Ib输出端连接至一第二节点；P2源极连接至所述第一节点，其栅极 与PI栅极相连，漏极与N2漏极相连；N2栅极连接至输入电压信号Vi,其 源极连接到Nl漏极；Nl栅极连接至偏置电压信号Vc,其源极连接至所述 第二节点；AB类输出级及负反馈网络电路的输入端连接至N2漏级，其输 出端连接至输出电压信号Vout,其特征在于所述电路还包括PMOS管P2C和NMOS管N2C, P2C源极连接至所述 第一节点，其栅极连接至P2栅极，漏极连接至N2C漏极，N2C栅极与漏极 相连且连接至输出电压信号Vout, N2C源极连接至Nl漏极及N2源极。进一步地，上述电路还可具有以下特点，所述PMOS管P2和P2C具有 相同的尺寸，NMOS管N2和N2C具有相同的尺寸。进一步地，上述电路还可具有以下特点，所述AB类输出级及负反馈网 络包括PMOS管P3和NMOS管N3, N4， N5，其中，N3的栅极为AB类 输出级及负反馈网络电路的输入端，P3的漏极为AB类输出级及负反馈网 络电路的输出端；N3的栅极连接到N2的漏极，其漏极连接到第一节点， 其源极连接到N4的漏极，N4的源极接第二节点，其栅极与偏置电压信号 Vcl相连；P3的栅极连接到N3的栅极，其源极连接到第一节点，漏极连 接到N5的漏极，N5的栅极连接到N4的漏极，其源极接第二节点。进一步地，上述电路还可具有以下特点，所述第一节点为电源VDD, 所述第二节点为地VSS。进一步地，上述电路还可具有以下特点，PMOS管PI, P2和P2C的形 状，方向和相对位置保持一致；NMOS管N2和N2C采用差分对的共心布 局方法来布局。为解决上述技术问题，本专利技术还提出了 一种AB类緩沖电路，包括PMOS 管P1、 P2， NMOS管Nl、 N2,电流源和AB类输出级及负反馈网络，其中， PI漏极连接至P2源极，其栅极连接到偏置电压信号Vc,其源极与电流源 Ib输入端及第一节点相连，电流源Ib输出端连接至Nl漏极和4册极；P2栅5极与输入信号电压Vi相连，漏极连接至N2漏极；N2栅极连接至N1栅极， 其源极接第二节点；AB类输出级及负反馈网络的输入端与N2漏极相连，其 特征在于所述电路还包括PMOS管P2C和NMOS管N2C， P2C源极与P2源极 相连，其栅极与漏极连接至N2C漏极及输出电压信号Vout; N2C栅极与 N2栅极相连，其源极接所述第二节点。进一步地，上述电路还可具有以下特点，所述第一节点为电源VDD， 所述第二节点为地VSS。进一步地，上述电路还可具有以下特点，所述PMOS管P2和P2C具有 相同的尺寸，NMOS管N2和N2C具有相同的尺寸。进一步地，上述电路还可具有以下特点，所述AB类输出级及负反馈网 络电路包括PMOS管P3和NMOS管N3， N4, N5,其中，N3的栅极连4矣 到N2的漏极，其漏极连接到第一节点，其源极连接到N4的漏极；N4的源 极接第二节点，其栅极与偏置电压信号Vcl相连；P3的栅极连接到N3的 栅极，源极连接到第一节点，漏极连接到N5的漏极；N5的栅极连接到N4 的漏极，其源极接第二节点。进一步地，上述电路还可具有以下特点，PMOS管Pl, P2和P2C的形 状，方向和相对位置保持一致；NMOS管N2和N2C采用差分对的共心布 局方法来布局。本专利技术提出的AB类緩冲电路通过在CMOS AB类緩冲电路负反馈基础 电路上增加一个有恒定偏置电流的二极管接法的MOS管来消除衬底效应和 直流电压差，获得了很好的电压跟踪特性，而且由于使用负反馈网络，具有 低输出阻抗特性。附图说明图1是现有技术中的AB类緩冲电路结构图。图2是本专利技术第一实施例的AB类緩冲电路结构图。图3是本专利技术第二实施例的AB类緩冲电路结构图。图4是本专利技术AB类緩冲电路的一应用实例的结构图。图5是图4所示AB类緩冲电路应用实例的输入输出电压仿真波形。具体实施方式下面将结合附图及实施例对本专利技术的技术方案进行更详细的说明。 第一实施例如图2所示，本实施例中AB类緩冲电路包括3个PMOS管，3个NMOS 管， 一个电流源和一个AB类输出级及负反馈网络。其中，PM0S管P1的 源极与电源VDD相连，其栅极和漏极连接到电流源Ib的输入端，电流源Ib 的输出端与地VSS相连；PMOS管P2的源极与电源VDD相连，栅极与Pl 的栅极相连，漏极与NMOS管N2的漏极相连；PMOS管P2C的源极与电 源VDD相连，栅极连接到Pl的栅极，漏极连接到NMOS管N2C的漏极； NMOS管N2的栅极连接到输入电压信号Vin,源极与NMOS管Nl的漏极 相连；NMOS管N2C的栅极与漏极相连且连接至输出电压信号Vout, N2C 的源极连接到Nl的漏极；NMOS管Nl的栅极连接到偏置电压信号Vc，源 极与地VSS相连；AB类输出级及负反馈网络的输入端与NMOS管N2的漏 极相连，输出端与NMOS管N2C的栅极相连，且连接至输出电压信号Vout。第二实施例与图2对应的采用P型输入级的緩沖电路如图3所示，本实施例中AB 类緩沖电路包括3个PMOS管，3个NMOS管， 一个电流源和一个AB类输 出级及负反馈网络。其中，PMOS管Pl的漏极连接到PMOS管P2和P2C 的源极，其栅极连接到偏置电压信号Vc,其源极连接到电源VDD及电流源 Ib的输入端，电流源Ib的输出端连接到NMOS管Nl的漏极和栅极，Nl的 源极接地VSS; PMOS管P2的栅极连接到输入电压信号Vin,漏极连接到 NMOS管N2的漏极；PMOS管P2C的栅极与漏极连接到NMOS管N2C的 漏极，N2C的源极接地VSS; NMOS管N2的栅极连接到NMOS管Nl和 N2C的栅极，其本文档来自技高网...

【技术保护点】
一种ＡＢ类缓冲电路，包括ＰＭＯＳ管Ｐ１、Ｐ２，ＮＭＯＳ管Ｎ１、Ｎ２，电流源Ｉｂ和ＡＢ类输出级及负反馈网络，其中，Ｐ１源极连接至一第一节点，其栅极和漏极连接至电流源Ｉｂ输入端，电流源Ｉｂ输出端连接至一第二节点；Ｐ２源极连接至所述第一节点，其栅极与Ｐ１栅极相连，漏极与Ｎ２漏极相连；Ｎ２栅极连接至输入电压信号Ｖｉ，其源极连接到Ｎ１漏极；Ｎ１栅极连接至偏置电压信号Ｖｃ，其源极连接至所述第二节点；ＡＢ类输出级及负反馈网络电路的输入端连接至Ｎ２漏级，其输出端连接至输出电压信号Ｖｏｕｔ，其特征在于：所述电路还包括ＰＭＯＳ管Ｐ２Ｃ和ＮＭＯＳ管Ｎ２Ｃ，Ｐ２Ｃ源极连接至所述第一节点，其栅极连接至Ｐ２栅极，漏极连接至Ｎ２Ｃ漏极，Ｎ２Ｃ栅极与漏极相连且连接至输出电压信号Ｖｏｕｔ，Ｎ２Ｃ源极连接至Ｎ１漏极及Ｎ２源极。

【技术特征摘要】

【专利技术属性】
技术研发人员：周莉，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]