参考缓冲电路制造技术

一种参考缓冲电路，包含：缓冲级，用于依据第一输入电压产生第一驱动电压；以及驱动级，经由该第一驱动电压驱动输出第一输出电压；其中，该缓冲级包含：第一运算放大器，该第一运算放大器第一输入端用于接收该第一输入电压，而输出端用于输出第一追踪电压；第一电平移位器，耦接到该第一运算放大器的输出端，用于移位该第一追踪电压的电平以产生该第一驱动电压；以及第一缓冲晶体管，该第一缓冲晶体管的该漏极端耦接到第一电源电压，源极端连接到该第一运算放大器的第二输入端，栅极端耦接到该第一电平移位器以接收该第一驱动电压。本发明专利技术提供的参考缓冲电路可以提供更高的高输出电压或者更低的低输出电压，从而获得较宽的参考电压动态范围。

【技术实现步骤摘要】

本专利技术有关于参考缓冲电路(reference buffer circuit)。
技术介绍
在模拟电路应用中，尤其对于模数转换器(Analog To Digital Converter,ADC), 例如流水线ADC、快闪(Flash) ADC以及逐次逼近型(SAR)ADC，具有足够驱动能力的参考缓 冲电路是一个关键组件，以提供精确的参考电压。随着技术发展，电路设计所需电源电压 可比以往更低，因此，在保持驱动能力不变的前提下，实现具有较低电源电压的参考缓冲电 路，就日益成为挑战。图1为根据现有技术的参考缓冲电路100的示意图。参考缓冲电路100主要包含 缓冲级110以及驱动级120，而缓冲级110以及驱动级120均由电源电压VDD所驱动。缓冲 级110可以提供第一驱动电压以及第二驱动电压，即高驱动电压VeH以及低驱动电压Va，而 高驱动电压以及低驱动电压Va分别根据第一输入电压以及第二输入电压而得到，即分 别根据高输入电压VinH以及低输入电压Vm而得到。驱动级120可由高驱动电压VeH以及低 驱动电压Va所驱动，从而相应地输出第一输出电压以及第二输出电压，即高输出电压V。utH 以及低输出电压V。utt。特别地，缓冲级110包含第一缓冲晶体管以及第二缓冲晶体管，在此 例中，第一缓冲晶体管以及第二缓冲晶体管分别为第一 NM0S晶体管Ml以及第一 PM0S晶体 管M2，其中第一 NM0S晶体管Ml的漏极耦接到电源电压VDD，而第一 PM0S晶体管M2的漏极 耦接到接地信号端。第一运算放大器0P1具有两个输入端以及一个输出端。第一运算放大 器0P1的第一输入端(+)接收高输入电压VinH，第一运算放大器0P1的第二输入端(_)连 接到第一 NM0S晶体管Ml的源极端，而第一运算放大器0P1的输出端耦接到第一 NM0S晶体 管Ml的栅极端以提供高驱动电压\H。第二运算放大器0P2也具有两个输入端以及一个输 出端。第二运算放大器0P2的第一输入端(+)接收低输入电压第二运算放大器0P2的 第二输入端(_)连接到第一 PM0S晶体管M2的源极端，第二运算放大器0P2的输出端耦接 到第一 PM0S晶体管M2的栅极端以提供低驱动电压Va(请注意，运算放大器的输入端如图 所示，下文中不再标示+和_)。可选择地，可以将至少一个缓冲级电阻Rb耦接到第一 NM0S 晶体管Ml的源极端以及第一 PM0S晶体管M2的源极端之间，以产生电压降。通过将高输入 电压VinH应用到第一运算放大器0P1上，第一运算放大器0P1就可以将第一 NM0S晶体管Ml 的栅极电压锁定在高驱动电SV^。相似地，通过将低输入电压Vm应用到第二运算放大器 0P2上，第二运算放大器0P2就可以将第一 PM0S晶体管M2的栅极电压锁定在低驱动电压 Va。因此，驱动级120就可以使用高驱动电压VeH以及低驱动电压Va驱动，从而精确地输出 高输出电压V。utH以及低输出电压V。utt。特别地，驱动级120可以包含第一驱动晶体管、第二驱动晶体管以及一个电阻，在 本例中，第一驱动晶体管以及第二驱动晶体管分别实施为第二 NM0S晶体管M3以及第二 PM0S晶体管M4。第二 NM0S晶体管M3具有漏极端、栅极端以及源极端，其中第二 NM0S晶体 管M3的漏极端用于接收电源电压VDD，栅极端用于接收高驱动电压，而源极端用于输出高5输出电压V。utH。相应地，第二 PM0S晶体管M4具有漏极端、栅极端以及源极端，其中第二 PM0S 晶体管M4的漏极端耦接到接地信号，第二 PM0S晶体管M4的栅极端耦接到低驱动电压Va， 而第二 PM0S晶体管M4的源极端用于输出低输出电压V。utt。可以将至少一个驱动级电阻Rd 连接到第二 NM0S晶体管M3的源极端以及第二 PM0S晶体管M4的源极端之间。驱动级120 也可以称之为一个副本电路，其中，高输出电压V。utH以及低输出电压V。utt都可作为参考电 压，且可具有高驱动的能力。为了扩大参考电压的动态范围，以满足系统要求，需要降低低输出电压V。utt，尽管 如此，由于参考缓冲电路100的电路特性，低输出电压V。utt不可低于第二 PM0S晶体管M4的 栅极端到源极端(gate-to-source)电压。换言之，低输出电压V。-是低电平受限的(lower bounded)。相似地，高输出电压V。utH也是高电平受限的。这些实体限制已经限制了参考电 压产生器可提供的参考电压的动态范围。既然需要更宽的动态范围，所以就需要提供可以 克服上述问题的改进的电路结构。
技术实现思路
为了获得较宽的动态范围，本专利技术提供一种参考缓冲电路以解决现有技术中存在 的问题。本专利技术提供一种参考缓冲电路，包含缓冲级，用于依据第一输入电压产生第一驱 动电压；以及驱动级，经由该第一驱动电压驱动输出第一输出电压；其中，该缓冲级包含 第一运算放大器，具有第一输入端、第二输入端以及输出端，其中，该第一运算放大器的第 一输入端用于接收该第一输入电压，该第一运算放大器的该输出端用于输出第一追踪电 压；第一电平移位器，耦接到该第一运算放大器的该输出端，用于移位该第一追踪电压的电 平，以产生该第一驱动电压；以及第一缓冲晶体管，具有漏极端、源极端以及栅极端，该第一 缓冲晶体管的该漏极端耦接到第一电源电压，该第一缓冲晶体管的该源极端连接到该第一 运算放大器的该第二输入端，以及该第一缓冲晶体管的该栅极端耦接到该第一电平移位器 以接收该第一驱动电压。本专利技术另提供一种参考缓冲电路，包含第一晶体管，具有漏极端、栅极端以及源 极端，其中，该第一晶体管的该漏极端用于接收第一电源电压，该第一晶体管的该栅极端由 第一驱动电压控制，以及该第一晶体管的该源极端用于输出第一输出电压；第一运算放大 器，具有第一输入端、第二输入端以及输出端，其中，该第一运算放大器的该第一输入端用 于接收该第一输入电压，该第一运算放大器的该第二输入端连接到该第一晶体管的该源极 端，以及该第一运算放大器的该输出端用于输出第一追踪电压；以及第一电平移位器，耦接 到该第一运算放大器的该输出端以及该第一晶体管的该栅极端，用于移位该第一追踪电压 的电平，从而产生该第一驱动电压。本专利技术提供的参考缓冲电路可以提供更高的高输出电压或者更低的低输出电压， 从而获得较宽的参考电压动态范围。附图说明图1为根据现有技术的参考缓冲电路100的示意图；图2为根据本专利技术的参考缓冲电路200的实施例；图3为根据本专利技术的参考缓冲电路300的实施例；图4为可适用于图2以及图3中的第一电荷泵202以及第二电荷泵206的电荷泵 400的详细电路结构；图5为根据切换器SW1-SW4的时钟控制信号的时序示意图；图6为根据本专利技术的LPF 600的实施例。具体实施方式 在说明书及权利要求当中使用了某些词汇来指称特定组件。所属领域中技术人员 应可理解，制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并 不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。 在通篇说明书及权利要求当中所提及的“包括”和“包含”为一开放式的用语，故应解释成 “包含但不限定于”。以外，“耦接”一词在此包含任何直接及间接的电气连接手段。间接的 电本文档来自技高网...

【技术保护点】
一种参考缓冲电路，包含：缓冲级，用于依据第一输入电压产生第一驱动电压；以及驱动级，经由该第一驱动电压驱动以输出第一输出电压；其中，该缓冲级包含：第一运算放大器，具有第一输入端、第二输入端以及输出端，其中，该第一运算放大器的第一输入端用于接收该第一输入电压，该第一运算放大器的该输出端用于输出第一追踪电压；第一电平移位器，耦接到该第一运算放大器的该输出端，用于移位该第一追踪电压的电平，以产生该第一驱动电压；以及第一缓冲晶体管，具有漏极端、源极端以及栅极端，该第一缓冲晶体管的该漏极端耦接到第一电源电压，该第一缓冲晶体管的该源极端连接到该第一运算放大器的该第二输入端，以及该第一缓冲晶体管的该栅极端耦接到该第一电平移位器以接收该第一驱动电压。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：廖介伟，张文华，徐哲祥，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]