可多重配置的触发器电路制造技术

本发明专利技术属于时序电路技术领域，具体为一种可多重配置的触发器电路。该电路由数据输入控制电路、同步复置位控制电路、时钟控制电路和触发器主体电路连接组成。并且可以根据功能的需要，配置成上升沿或者下降沿触发、同步或者异步、拥有置位端、清零端以及使能端的各类２８种Ｄ触发器电路以及锁存器电路，供用户选择。

【技术实现步骤摘要】

本专利技术属于时序电路
，具体涉及一种可配置器件中的触发器电路。
技术介绍
在电路设计中，人们经常使用触发器电路作为电路的记忆元件，配合组合逻辑来实现 时序电路的功能。而在各种类型的触发器电路中，D触发器是最简单最基本的触发器电路， 其他类型的如RS、 JK、 T等触发器都可以通过D触发器加上一些组合逻辑门来实现。而 根据具体的电路功能要求，可以选择不同类型不同功能的触发器来完成具体的时序电路。 以D触发器为例，有边沿触发器、电平触发器。边沿触发器中有上升沿触发器和下降沿触 发器；电平触发器又分为高电平触发器和低电平触发器。拥有同步复置位的触发器，拥有 输入使能端的触发器，以及拥有上述功能各种组合的触发器。总而言之，触发器电路根据 功能需要会有多种多样的电路形式。在可配置器件(如FPGA)中，可通过可配置的逻辑单元配合可配置的互连资源来实 现各种电路功能。要实现时序电路就要求在可配置的逻辑单元中也要有触发器电路，来配 置实现相关时序电路的功能。为了能实现各种时序电路，我们需要能够实现各种不同类型 的触发器电路。由于触发器的种类很多，人们无法通过一个触发器电路能配置出所有的触 本文档来自技高网...

【技术保护点】
一种可多重配置的触发器电路，其特征在于它包括数据输入控制电路（１０１）、同步复置位控制电路（１０２）、时钟控制电路（１０３）、触发器主体电路（１０４）；可多重配置的触发器电路的端口包括数据输入端Ｄ、使能端Ｅ、时钟端ＣＫ、复位端Ｒ、置位端Ｓ、同异步选择端ＤＳ＿Ｓ、锁存器触发器选择端ＬＦ＿Ｓ、时钟有效边沿选择端ＲＦ＿Ｓ和数据输出端Ｑ，其中ＤＳ＿Ｓ，ＬＦ＿Ｓ，ＲＦ＿Ｓ三个输入可以接控制端输入，也可以作为编程点输入；其中：数据输入控制电路（１０１）的输入为Ｄ、Ｅ、Ｓ、Ｒ、ＤＳ＿Ｓ和ＤＱ，输出为Ｄ１，其中ＤＱ为触发器主体电路（１０４）的输出，而Ｄ１则作为触发器主体电路（１０４）的一个输入；同异步控制电路...

【技术特征摘要】

【专利技术属性】
技术研发人员：来金梅，卢海舟，王元，童家榕，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]