本发明专利技术涉及电子电路技术领域，尤其涉及一种双触发LVTSCR结构及其电路，通过构建一包括MOS晶体管、若干二极管、电阻和三级晶体管的双触发LVTSCR电路，所述二极管串联连接于三极晶体管的发射极与集电极之间，电阻串联与双触发LVTSCR的阳极与PMOS管的栅极之间或者连接于双触发LVTSCR的阴极与NMOS管的栅极之间；通过采用本技术方案，使SCR器件具备更低的触发电压，有效提高ESD保护能力，提高了产品的良率。
【技术实现步骤摘要】
本专利技术涉及电子电路
，尤其涉及一种双触发LVTSCR结构及其电路。
技术介绍
目前晶闸管的输入、输出电路中都需要有静电释放(Electro static discharge，简称ESD)电路，图1所示结构为传统的SCR结构，SCR导通的触发电压取决于Niell/P-we11的反向击穿电压。这个反向击穿电压一般会非常高，因此，过高的触发电压可能会导致在被保护器件被ESD破坏之前SCR还没有导通放电。为了降低SCR的触发电压，产生了低电压触发SCR (LVTSCR)，本领域技术人员研宄出图2所示的LVTSCR，触发电压取决于N+/P-well的反向击穿电压，相比图2中的传统结构，添加一个NMOS晶体管，构成阳极-电阻Rnwell-MOS晶体管-Rpwell-阴极的同时，使得SCR的触发电压有效降低。为了进一步降低SCR的触发电压，本领域技术人员研宄设计出如图3所示的电路结构，添加一电容与一电阻串联于LVSTCR的阳极与阴极之间，产生了 RC耦合触发的LVTSCR，ESD脉冲来的时候，RC耦合使得NMOS的栅极电压抬升，NMOS沟道开启放电，沟道电流会产生更大的衬底漏电流，使得SCR彻底开启放电。因此，如何设计出更好的SCR电路结构，使其具备更低的触发电压成为本领域技术人员面临的一大难题。
技术实现思路
针对上述问题，本专利技术提出一种应用于具有静电保护功能的晶闸管中的双触发LVTSCR结构及其电路，通过构建一主要包括半导体衬底，阱区层，掺杂离子层，MOS器件区，隔离结构，若干串联的二极管及一电阻的的双触发LVTSCR结构，并通过双触发LVTSCR结构中器件的有效连接，最终有效降低了 SCR器件的触发电压，该技术方案具体为:一种双触发LVTSCR结构，其中，应用于静电保护的晶闸管中，所述结构包括:半导体衬底；阱区层，位于所述半导体衬底之上，且该阱区层中相邻设置有第一阱区和第二阱区；掺杂离子层，位于所述阱区层之上，且该掺杂离子层中设置有第一掺杂区、第二掺杂区、第三掺杂区和第四掺杂区；MOS器件区，包括沟道区和位于沟道区两侧的有源区，且该MOS器件区设置于所述掺杂离子层之中，一所述有源区位于所述第一阱区与所述第二阱区交界处之上；隔离结构，设置于相邻的掺杂区之间，以及掺杂区与所述MOS器件区之间；所述第一掺杂区和所述第二掺杂区均位于所述MOS器件区的一侧，且所述第二掺杂区临近所述MOS器件设置，而所述第三掺杂区和所述第四掺杂区均位于所述MOS器件区的另一侧，且所述第三掺杂区临近所述MOS器件区设置；其中，所述第一阱区和所述第一掺杂区中的离子掺杂类型相同，所述第二阱区和所述第四掺杂区中的离子掺杂类型相同，所述第二掺杂区和所述第三掺杂区中的离子掺杂类型与所述MOS器件区的沟道区中的离子掺杂类型相同。上述的双触发LVTSCR结构，其中，该双触发LVTSCR结构还包括若干串联的二极管。上述的双触发LVTSCR结构，其中，该双触发LVTSCR结构还包括一电阻。上述的双触发LVTSCR结构，其中，晶闸管包括第一电压输入端和第二电压输入端，所述晶闸管包括若干双触发LVTSCR结构，所双触发LVTSCR结构串联连接于所述第一电压输入端和所述第二电压输入端之间。上述的双触发LVTSCR结构，其中，所述第一阱区的掺杂离子为N型离子。上述的双触发LVTSCR结构，其中，所述第二阱区的掺杂离子为P型离子。上述的双触发LVTSCR结构，其中，所述第一阱区和所述第二阱区中设置有一 NPN三极晶体管和一 PNP三极晶体管。一种双触发LVTSCR电路，其中，所述双触发LVTSCR电路基于上述LVTSCR双触发结构，并应用于静电保护的晶闸管中，所述双触发LVTSCR电路包括:三级晶体管，连接于所述双触发LVTSCR电路的阳极与阴极之间；电阻，连接于MOS晶体管的栅极与所述双触发LVTSCR电路的阳极或阴极之间；若干二极管，所述二极管串联连接于一三极晶体管的发射机与集电极之间，其中至少有一个二极管连接于MOS晶体管的栅极与所述双触发LVTSCR电路的阳极或阴极之间；MOS晶体管，其中:当MOS晶体管为PMOS晶体管时，所述PMOS晶体管的栅极通过所述电阻与所述双触发LVTSCR电路的阳极连接；当所述MOS晶体管为NMOS晶体管时，所述NMOS晶体管的栅极通过所述电阻与所述双触发LVTSCR电路的阴极连接。上述的双触发LVTSCR电路，其中，所述三级晶体管包括PNP三极晶体管和NPN三极晶体管。上述的双触发LVTSCR电路，其中，所述PNP三极晶体管的发射极与所述双触发LVTSCR电路的阳极连接，所述PNP三极晶体管的集电极与所述双触发LVTSCR电路的阴极连接。上述的双触发LVTSCR电路，其中，所述PNP三极晶体管的基极与所述NPN三极晶体管的集电极连接。上述的双触发LVTSCR电路，其中，所述PNP三极晶体管与所述双触发LVTSCR电路的阴极之间连接有一电阻。上述的双触发LVTSCR电路，其中，所述NPN三极晶体管的集电极与所述双触发LVTSCR电路的阳极连接，所述NPN三极晶体管的发射极与所述双触发LVTSCR电路的阴极连接。上述的双触发LVTSCR电路，其中，所述NPN三极晶体管的基极与所述PNP三极晶体管的集电极连接。上述的双触发LVTSCR电路，其中，所述NPN三极晶体管的集电极与所述双触发LVTSCR电路的阳极之间连接有一电阻。上述的双触发LVTSCR电路应用于静电保护的晶闸管中，所述晶闸管包括:第一电压输入端、第二电压输入端以及连接于所述第一电压输入端、第二电压输入端之间的内部电路，所述内部电路上连接有输入端口以及输出端口，所述第一电压输入端与所述第二电压输入端之间串联有若干双触发LVTSCR电路，其中，所述若干串联的双触发LVTSCR电路的阳极连接于所述第一电压输入端，所述若干串联的双触发LVTSCR电路的阴极连接于所述第二电压输入端。本专利技术具有的优点以及能达到的有益效果:通过采用本专利技术的技术方案，使SCR器件具备更低的触发电压，有效提高ESD保护能力，提尚了广品的良率。【附图说明】通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本专利技术的主旨。图1-3是现有技术中SCR电路结构图；图4是本专利技术一优选实施例的SCR电路结构图；图5是本专利技术另一优选实施例的SCR电路结构图。【具体实施方式】下面结合附图和具体的实施例对本专利技术作进一步的说明，但是不作为本专利技术的限定。本专利技术公开了一种双触发LVTSCR结构，参见图1所示，该双触发LVTSCR结构应用于静电保护的晶闸管中，该双触发LVTSCR结构包括:半导体衬底、阱区层、掺杂离子层、MOS器件区以及隔离层。半导体衬底位于底层，阱区层位于半导体衬底之上，且该阱区层中相邻设置有第一阱区N-well和第二阱区P-well ;在该阱区层中设置有一个NPN三极晶体管T2和一 PNP三极晶体管Tl。掺当前第1页1 2 3 本文档来自技高网...
【技术保护点】
一种双触发LVTSCR结构，其特征在于，应用于静电保护的晶闸管中，所述结构包括：半导体衬底；阱区层，位于所述半导体衬底之上，且该阱区层中相邻设置有第一阱区和第二阱区；掺杂离子层，位于所述阱区层之上，且该掺杂离子层中设置有第一掺杂区、第二掺杂区、第三掺杂区和第四掺杂区；MOS器件区，包括沟道区和位于沟道区两侧的有源区，且该MOS器件区设置于所述掺杂离子层之中，一所述有源区位于所述第一阱区与所述第二阱区交界处之上；隔离结构，设置于相邻的掺杂区之间，以及掺杂区与所述MOS器件区之间；所述第一掺杂区和所述第二掺杂区均位于所述MOS器件区的一侧，且所述第二掺杂区临近所述MOS器件区设置，而所述第三掺杂区和所述第四掺杂区均位于所述MOS器件区的另一侧，且所述第三掺杂区临近所述MOS器件区设置；其中，所述第一阱区和所述第一掺杂区中的离子掺杂类型相同，所述第二阱区和所述第四掺杂区中的离子掺杂类型相同，所述第二掺杂区和所述第三掺杂区中的离子掺杂类型与所述MOS器件区的沟道区中的离子掺杂类型相同。
【技术特征摘要】
【专利技术属性】
技术研发人员：单毅，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。