一种三维堆叠芯片及其数据处理方法技术

本申请公开了一种三维堆叠芯片及其数据处理方法，该三维堆叠芯片包括：存储晶圆层以及与存储晶圆层层叠设置的逻辑晶圆层。存储晶圆层包括M个存储阵列模块，逻辑晶圆层中对应设置有N个存储控制模块，每个存储控制模块通过晶圆级层间连接结构与k个存储阵列模块连接，用于控制各自连接的存储阵列模块进行数据写入或读出操作。其中，M、N均为大于或等于2的整数，且N小于或等于M，k为大于或等于1且小于M的整数。这样就可以实现对多个存储阵列模块的并行读写访问，有效地提升了数据访问带宽。有效地提升了数据访问带宽。有效地提升了数据访问带宽。

A three-dimensional stacked chip and its data processing method

【技术实现步骤摘要】
一种三维堆叠芯片及其数据处理方法


[0001]本申请涉及集成电路
，尤其涉及一种三维堆叠芯片及其数据处理方法。

技术介绍

[0002]传统的动态随机存取存储器（Dynamic Random Access Memory，简称DRAM）接口由地址位，数据位以及命令位组成，写操作时，先接收命令位和地址位，进行译码产生存储阵列模块（bank）的控制信号和地址信息，然后接收数据进行串并转换后发送给bank。读操作时，先接收命令位和地址位，进行译码产生bank的控制信号和地址信息，然后bank输出数据，经过并串转换输出。也就是说，传统DRAM每次仅能对一个bank进行读写操作，即所有bank分时操作，带宽受到极大的限制。

技术实现思路

[0003]有鉴于此，本申请实施例提供了一种三维堆叠芯片及其数据处理方法，能够提升DARM的带宽，从而有利于提高芯片的数据处理速度。
[0004]第一方面，本申请实施例提供了一种三维堆叠芯片，包括：存储晶圆层以及与所述存储晶圆层层叠设置的逻辑晶圆层，所述存储晶圆层包括M个存储阵列模块，所述逻辑晶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维堆叠芯片，其特征在于，包括：存储晶圆层以及与所述存储晶圆层层叠设置的逻辑晶圆层，所述存储晶圆层包括M个存储阵列模块，所述逻辑晶圆层中对应设置有N个存储控制模块，每个所述存储控制模块通过晶圆级层间连接结构与k个所述存储阵列模块连接，用于控制各自连接的所述存储阵列模块进行数据写入或读出操作，其中，M、N均为大于或等于2的整数，且N小于或等于M，k为大于或等于1且小于M的整数。2.根据权利要求1所述的三维堆叠芯片，其特征在于，每个所述存储控制模块通过所述晶圆级层间连接结构与一个所述存储阵列模块的数据及控制总线直连，不同所述存储阵列模块的数据及控制总线相互独立。3.根据权利要求1所述的三维堆叠芯片，其特征在于，k为大于或等于2且小于M的整数，k个所述存储阵列模块分布在同一存储晶圆，所述存储晶圆层还包括：与所述存储控制模块一一对应设置的控制逻辑模块，所述存储控制模块通过晶圆级层间连接结构与所述控制逻辑模块连接，所述控制逻辑模块分别与k个所述存储阵列模块的数据及控制总线直连，所述控制逻辑模块用于：根据所述存储控制模块发送的数据写入或读出信号，分时控制k个所述存储阵列模块进行数据写入或读出操作。4.根据权利要求3所述的三维堆叠芯片，其特征在于，所述数据写入或读出信号包括片选控制信息以及写入或读出信息，所述控制逻辑模块具体用于：根据所述片选控制信息从k个所述存储阵列模块中确定待写入或读出的存储阵列模块，并根据所述写入或读出信息对该存储阵列模块进行数据写入或读出操作。5.根据权利要求3所述的三维堆叠芯片，其特征在于，所述控制逻辑模块具体用于：根据所述数据写入或读出信号对应的地址空间，从k个所述存储阵列模块中确定待写入或读出的存储阵列模块，并根据数据写入或读出信号对该存储阵列模块进行数据写入或读出操作。6.根据权利要求1所述的三维堆叠芯片，其特征在于，k为大于或等于2且小于M的整数，所述存储晶圆层包括k个层叠设置的存储晶圆，与一个所述存储控制模块连接的k个所述存储阵列模块分别分布在k个存储晶圆，所述存储控制模块与k个所述存储阵列模块之间设置有片选信道，用于选定其中一个存储阵列模块进行所述数据写入或读出操作。7.根据权利要求1
‑
6中任一项所述的三维堆叠芯片，其特...

【专利技术属性】
技术研发人员：李乾男，王棋，薛小飞，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：