本发明专利技术公开了一种全差分宽带高频本振驱动器电路，包括ＰＭＯＳ管Ｍ１和Ｍ２，以及ＮＭＯＳ管Ｍ３和Ｍ４，ＰＭＯＳ管Ｍ１和Ｍ２以及ＮＭＯＳ管Ｍ３和Ｍ４的源端串联了电感Ｌ１和Ｌ２。通过加入一个电感（Ｌ１和Ｌ２）与负载电阻（Ｒ５和Ｒ６）串联提供一个阻抗随频率增加的元件，相当于引入了一个零点来补偿电容阻抗的减小，从而使总的阻抗在一个较宽的频率范围内保持大致的稳定。因此，本发明专利技术全差分宽带高频本振驱动器电路使本振驱动器电路能够输出宽频满幅的幅度，同时减小了电源端和接地端之间的扰动。
【技术实现步骤摘要】
本专利技术涉及一种本振驱动器电路，尤其是一种全差分宽带高频本振驱 动器电路。
技术介绍
在射频收发器电路中都会采用上/下变频器电路，对于变频器电路一般必须采用较强的本振信号，常规的本振电路采用MOSFET器件，由于其工作 频率较低，在高频时，由于负载电容随频率的增加会导致增益的下降。图1 所示为现有的全差分宽带高频本振驱动器电路，常规的本振驱动器电路采 用单端双端转换电路，将单端的输入信号转换为双端的差分信号，并将该 差分信号输入给后面的驱动级电路，驱动级电路采用大尺寸的倒相器电路， 这种设计对电源和地会产生强烈的扰动，且工作频率范围窄。
技术实现思路
本专利技术所要解决的技术问题是提供一种全差分宽带高频本振驱动器电 路，能够使本振驱动器输出宽频满幅的幅度，同时减小电源端和地之间的 扰动。为解决上述技术问题，本专利技术全差分宽带高频本振驱动器电路的技术 方案是，包括PM0S管M1和M2，以及醒0S管M3和M4，所述PMOS管Ml的 栅极通过电容Cl连接到差分信号的一个输入端VIN，所述醒OS管M3的栅 极通过电容C2也连接到差分信号的一个输入端VIN，所述PMOS管M2的栅极通过电容C3连接到差分信号的另一个输入端VINB，所述丽0S管M4的栅 极通过电容C4也连接到差分信号的另一个输入端VINB;偏置端VBAISP通 过电阻Rl连接到PM0S管Ml的栅极，偏置端VBAISP通过电阻R2连接到PM0S 管M2的栅极，偏置端VBAISN通过电阻R3连接到丽OS管M3的栅极，偏置 端VBAISN通过电阻R4连接到丽OS管M4的栅极，所述电压偏置端VBAISP 和VBAISN外接有偏置电路；电源VDD通过电阻R5连接到电感Ll的一端， 所述电感Ll的另一端连接到PMOS管Ml和M2的源极，接地端VSS通过电 阻R6连接到电感L2的一端，所述电感L2的另一端连接到丽0S管M3和M4 的源极；所述PM0S管M2的漏极与所述丽0S管M4的漏极相连接，并作为 一个信号输出端V0UT，所述PM0S管Ml的漏极与所述丽0S管M3的漏极相 连接，并作为另一个信号输出端VOUTB。本专利技术通过在电源端和接地端附近串联电感，对电路的阻抗进行补偿， 使本振驱动器电路能够输出宽频满幅的幅度，同时减小了电源端和接地端 之间的扰动。附图说明下面结合附图和实施例对本专利技术作进一步详细的说明 图1为现有的全差分宽带高频本振驱动器电路的电路图； 图2为本专利技术全差分宽带高频本振驱动器电路的电路图。 具体实施例方式本专利技术全差分宽带高频本振驱动器电路，其电路图如图2所示，包括 PM0S管Ml和M2，以及丽0S管M3和M4，所述PM0S管Ml的栅极通过电容Cl连接到差分信号的一个输入端VIN，所述丽0S管M3的栅极通过电容C2 也连接到差分信号的一个输入端VIN，所述PM0S管M2的栅极通过电容C3 连接到差分信号的另一个输入端V頂B，所述丽0S管M4的栅极通过电容C4 也连接到差分信号的另一个输入端VINB;偏置端VBAISP通过电阻Rl连接 到PM0S管Ml的栅极，偏置端VBAISP通过电阻R2连接到PM0S管M2的栅 极，偏置端VBAISN通过电阻R3连接到丽0S管M3的栅极，偏置端VBAISN 通过电阻R4连接到丽0S管M4的栅极，所述电压偏置端VBAISP和VBAISN 外接有偏置电路；电源VDD通过电阻R5连接到电感L1的一端，所述电感 Ll的另一端连接到PM0S管Ml和M2的源极，接地端VSS通过电阻R6连接 到电感L2的一端，所述电感L2的另一端连接到丽0S管M3和M4的源极； 所述PM0S管M2的漏极与所述丽0S管M4的漏极相连接，并作为一个信号 输出端V0UT，所述PM0S管Ml的漏极与所述丽0S管M3的漏极相连接，并 作为另一个信号输出端V0UTB。偏置电压通过VBIASP加到电阻Rl和R2的一端，电阻Rl和R2的另一 端分别加到PM0S晶体管Ml和M2的栅极。同样，偏置电压通过VBIASN加 到电阻R3和R4的一端，电阻R3和R4的另一端分别加到丽OS晶体管M3和 M4的栅极。输入差分高频信号VIN和VINB通过4个耦合电容Cl， C2， C3和 C4耦合到PM0S和NM0S晶体管Ml， M2， M3和M4的栅极。与图1所示现有的本振驱动器电路相比，本专利技术全差分宽带高频本振 驱动器电路最大的差别在于在Ml, M2, M3, M4的源端串联了电感Ll和L2。其 原理在于通过加入一个电感(Ll和L2)与负载电阻(R5和R6)串联提供一个阻抗随频率增加的元件，相当于引入了一个零点来补偿电容阻抗的减 小，从而使总的阻抗在一个较宽的频率范围内保持大致的稳定。在本专利技术全差分宽带高频本振驱动器电路之前，还包括单端双端转换 电路，所述单端双端转换电路将单端输入信号转换成双端差分信号，将该 双端差分信号输出给所述全差分宽带高频本振驱动器电路的两个差分信号 输入端。所述单端双但转换电路的结构可参见图1中单端双端转换电路的 结构。综上所述，本专利技术通过在电源端和接地端附近串联电感，对电路的阻 抗进行补偿，使本振驱动器电路能够输出宽频满幅的幅度，同时减小了电 源端和接地端之间的扰动。权利要求1. 一种全差分宽带高频本振驱动器电路，其特征在于，包括PMOS管M1和M2，以及NMOS管M3和M4，所述PMOS管M1的栅极通过电容C1连接到差分信号的一个输入端VIN，所述NMOS管M3的栅极通过电容C2也连接到差分信号的一个输入端VIN，所述PMOS管M2的栅极通过电容C3连接到差分信号的另一个输入端VINB，所述NMOS管M4的栅极通过电容C4也连接到差分信号的另一个输入端VINB；偏置端VBAISP通过电阻R1连接到PMOS管M1的栅极，偏置端VBAISP通过电阻R2连接到PMOS管M2的栅极，偏置端VBAISN通过电阻R3连接到NMOS管M3的栅极，偏置端VBAISN通过电阻R4连接到NMOS管M4的栅极，所述电压偏置端VBAISP和VBAISN外接有偏置电路；电源VDD通过电阻R5连接到电感L1的一端，所述电感L1的另一端连接到PMOS管M1和M2的源极，接地端VSS通过电阻R6连接到电感L2的一端，所述电感L2的另一端连接到NMOS管M3和M4的源极；所述PMOS管M2的漏极与所述NMOS管M4的漏极相连接，并作为一个信号输出端VOUT，所述PMOS管M1的漏极与所述NMOS管M3的漏极相连接，并作为另一个信号输出端VOUTB。2. 根据权利要求1所述的全差分宽带高频本振驱动器电路，其特征在 于，还包括单端双端转换电路，所述单端双端转换电路将单端输入信号转 换成双端差分信号，将该双端差分信号输出给所述全差分宽带高频本振驱 动器电路的两个差分信号输入端。全文摘要本专利技术公开了一种全差分宽带高频本振驱动器电路，包括PMOS管M1和M2，以及NMOS管M3和M4，PMOS管M1和M2以及NMOS管M3和M4的源端串联了电感L1和L2。通过加入一个电感(L1和L2)与负载电阻(R5和R6)串联提供一个阻抗随频率增加的元件，相当于引入了一个零点来补偿电容阻抗的减小，从而使总的阻抗在一个较宽的频率范围内保持大致的稳定。因此，本专利技术全差分宽带高频本振驱动器电路使本文档来自技高网...
【技术保护点】
一种全差分宽带高频本振驱动器电路，其特征在于，包括ＰＭＯＳ管Ｍ１和Ｍ２，以及ＮＭＯＳ管Ｍ３和Ｍ４，所述ＰＭＯＳ管Ｍ１的栅极通过电容Ｃ１连接到差分信号的一个输入端ＶＩＮ，所述ＮＭＯＳ管Ｍ３的栅极通过电容Ｃ２也连接到差分信号的一个输入端ＶＩＮ，所述ＰＭＯＳ管Ｍ２的栅极通过电容Ｃ３连接到差分信号的另一个输入端ＶＩＮＢ，所述ＮＭＯＳ管Ｍ４的栅极通过电容Ｃ４也连接到差分信号的另一个输入端ＶＩＮＢ；偏置端ＶＢＡＩＳＰ通过电阻Ｒ１连接到ＰＭＯＳ管Ｍ１的栅极，偏置端ＶＢＡＩＳＰ通过电阻Ｒ２连接到ＰＭＯＳ管Ｍ２的栅极，偏置端ＶＢＡＩＳＮ通过电阻Ｒ３连接到ＮＭＯＳ管Ｍ３的栅极，偏置端ＶＢＡＩＳＮ通过电阻Ｒ４连接到ＮＭＯＳ管Ｍ４的栅极，所述电压偏置端ＶＢＡＩＳＰ和ＶＢＡＩＳＮ外接有偏置电路；电源ＶＤＤ通过电阻Ｒ５连接到电感Ｌ１的一端，所述电感Ｌ１的另一端连接到ＰＭＯＳ管Ｍ１和Ｍ２的源极，接地端ＶＳＳ通过电阻Ｒ６连接到电感Ｌ２的一端，所述电感Ｌ２的另一端连接到ＮＭＯＳ管Ｍ３和Ｍ４的源极；所述ＰＭＯＳ管Ｍ２的漏极与所述ＮＭＯＳ管Ｍ４的漏极相连接，并作为一个信号输出端ＶＯＵＴ，所述ＰＭＯＳ管Ｍ１的漏极与所述ＮＭＯＳ管Ｍ３的漏极相连接，并作为另一个信号输出端ＶＯＵＴＢ。...
【技术特征摘要】
【专利技术属性】
技术研发人员：朱红卫，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。