具有晶体管的半导体器件和形成具有晶体管的半导体器件的方法技术

本发明专利技术涉及一种具有晶体管的半导体器件和形成具有晶体管的半导体器件的方法。半导体器件的实施例可包括具有第一掺杂区和第二掺杂区的晶体管，第一掺杂区和第二掺杂区在晶体管的源极、主体和漏极的下方横向延伸。晶体管可具有包括附加偏置接触以将偏置电势施加到第一掺杂区和/或替代地施加到第二掺杂区的实施例。施例。施例。

【技术实现步骤摘要】
具有晶体管的半导体器件和形成具有晶体管的半导体器件的方法


[0001]本专利技术总体上涉及具有晶体管的半导体器件和形成具有晶体管的半导体器件的方法，更具体地，涉及半导体、半导体的结构以及形成半导体器件的方法。

技术介绍

[0002]过去，半导体行业利用各种方法和结构来形成具有高击穿电压和高开关率的高压晶体管。高压晶体管通常须承受高达大约200伏特(200V)或更高的漏
‑
源电压。还希望高压晶体管具有低导通电阻(Rdson)。通常，晶体管形成有各种掺杂区以实现所需的运行。
[0003]在一些应用中，晶体管在切换操作期间有时会出现功率损耗。此外，一些应用希望更高的击穿电压。一些制造方法与既定的制造操作不兼容。
[0004]因此，希望有一种具有提高的击穿电压和/或降低切换操作期间的功率损耗的高压晶体管。

技术实现思路

[0005]为了解决上述问题，本专利技术提供了一种具有晶体管的半导体器件和形成具有晶体管的半导体器件的方法。
[0006]根据一个方面，提供了一种具有晶体管的半导体器件，该半导体器件包括：半导体衬底；绝缘体，该绝缘体位于该半导体衬底上；源极区，该源极区覆盖该绝缘体并具有第一导电类型；漂移区，该漂移区覆盖该绝缘体并具有该第一导电类型；漏极区，该漏极区位于该漂移区内、覆盖该绝缘体并具有该第一导电类型，该漏极区与该源极区通过该漂移区的至少一部分间隔开；第一掺杂区，该第一掺杂区位于该绝缘体上、具有第一掺杂浓度并具有该第一导电类型，该第一掺杂区形成为在该源极区、该漏极区和该漂移区的下方连续地延伸穿过该绝缘体；限制层，该限制层位于该第一掺杂区上、具有第二掺杂浓度并具有第二导电类型，该第二掺杂浓度大于该第一掺杂浓度，该限制层形成为在该源极区、该漏极区和该漂移区的下方连续地延伸穿过该第一掺杂区；外延层，该外延层位于该限制层上并具有该第一导电类型，该外延层具有第三掺杂浓度，该第三掺杂浓度小于该第二掺杂浓度且大于该第一掺杂浓度，其中该外延层的一部分与该限制层形成P
‑
N结；主体区，该主体区位于该外延层中并具有该第二导电类型，其中该源极区位于该主体区中，该主体区电耦合到该限制层，以及该限制层接收施加到该主体区的电势；以及偏置接触，该偏置接触形成在该外延层中并包括具有该第一导电类型的第二掺杂区，该偏置接触电耦合到该第一掺杂区，其中施加到该偏置接触的电势被施加到该P
‑
N结的一部分。
[0007]根据一个方面，提供了一种具有晶体管的半导体器件，该半导体器件包括：第一掺杂区，该第一掺杂区具有第一导电类型和第一掺杂浓度；漂移区，该漂移区位于该第一掺杂区内并具有该第一导电类型，该漂移区具有形成在该漂移区中并具有该第一导电类型的漏极区；主体区，该主体区与该漂移区间隔开一定距离并具有第二导电类型；源极区，该源极
区位于该主体区内并具有该第一导电类型；沟道区，该沟道区位于该源极区与该漂移区之间；限制层，该限制层具有该第二导电类型和第二掺杂浓度，该第二掺杂浓度大于该第一掺杂浓度，该限制层在该主体区、该源极区、该沟道区、该漂移区和该漏极区的下方连续地延伸，其中该限制层电连接到该主体区；以及阻挡层，该阻挡层具有该第一导电类型和第三掺杂浓度，该第三掺杂浓度小于该第一掺杂浓度，该阻挡层位于该限制层的下方并邻接该限制层，其中该阻挡层的电势基本上恒定。
[0008]根据一个方面，提供了一种形成具有晶体管的半导体器件的方法，该方法包括：提供半导体衬底；形成覆盖该半导体衬底并具有第一导电类型的第一掺杂区；在该第一掺杂区上形成具有第二导电类型的第二掺杂区，该第二掺杂区具有第一掺杂浓度；在该第二掺杂区上形成具有该第一导电类型的第三掺杂区，该第三掺杂区具有第二掺杂浓度，该第二掺杂浓度小于该第一掺杂浓度；以及形成主体区、在该主体区内形成源极区、在该第一掺杂区内形成漂移区以及在该漂移区内形成漏极区，其中该第一掺杂区和该第二掺杂区延伸以连续地位于该源极区、该漂移区和该漏极区的下方，以及该第二掺杂区电耦合到该主体区。
附图说明
[0009]图1示出了根据本专利技术的包括高压晶体管的半导体器件的实施例的简化示例的局部放大平面图；
[0010]图2示出了根据本专利技术的图1的晶体管的实施例的示例的放大横截面部分；
[0011]图3示出了根据本专利技术的在形成晶体管的方法的实施例的示例阶段，图1的晶体管的实施例的示例的放大截面图；
[0012]图4示出了晶体管的实施例的示例的放大横截面部分，该晶体管可具有的实施例可以是根据本专利技术的图1所示的晶体管的替代实施例；
[0013]图5示出了不同晶体管的实施例的示例的放大横截面部分，该不同晶体管可具有的实施例可以是根据本专利技术的图4所示的晶体管的替代实施例；以及
[0014]图6示出了晶体管的实施例的示例的放大横截面部分，该晶体管可具有的实施例可以是根据本专利技术的图1或图4或图5所示的晶体管的替代实施例。
具体实施方式
[0015]为使图示简明和清晰，附图中的元件不一定按比例绘制，为了便于说明，一些元件可能被夸大，除非另有说明，否则不同附图中的相同附图标记表示相同的元件。此外，为了简化描述，可省略对公知的步骤和元件的描述和细节。如本文所使用的，载流元件或载流电极是指器件中的、承载经过器件的电流的元件，例如晶体管诸如MOS晶体管或高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)的源极或漏极，或者双极型晶体管的发射极或集电极，或者二极管的阴极或阳极，以及控制元件或控制电极是指器件中的、控制经过器件的电流的元件，例如MOS晶体管的栅极、HEMT的栅极或双极型晶体管的基极。此外，一个载流元件可承载在一个方向上经过器件的电流，例如承载进入器件的电流，以及第二载流元件可承载在相反方向上经过器件的电流，例如承载离开器件的电流。虽然在此可将器件解释成某些N
‑
沟道或P
‑
沟道器件，或者某些N
‑
型或P
‑
型掺杂区，但是本领域普通技术人员应理解，根据本专利技术，互补器件也是可行的。本领域普通技术人员理解，导电类型是指
传导发生的机制，例如通过空穴或电子的传导，因此导电类型不是指掺杂浓度，而是指掺杂类型，例如P型或N型。本领域技术人员应理解，在此使用的与电路运行相关的词语“在
……
期间”、“与
……
同时”以及“当
……
时”不是表示在发起动作时立即发生动作的确切术语，但是可存在某个小但合理的延迟，例如由发起动作引发的反应之间的各种传播延迟。此外，术语“与
……
同时”意味着某一动作至少在发起动作的持续时间的某个部分内发生。“近似”或“基本上”一词的使用意味着元件的值具有一个预计接近设定值或位置的参数。然而，如本领域众所周知的，始终存在微小的差异阻碍值或位置与所设定的值或位置完全一致。在本领域中已充分确立，高达至少百分之十(10％)的方差(对本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有晶体管的半导体器件，其特征在于，所述半导体器件包括：半导体衬底；绝缘体，所述绝缘体位于所述半导体衬底上；源极区，所述源极区覆盖所述绝缘体并具有第一导电类型；漂移区，所述漂移区覆盖所述绝缘体并具有所述第一导电类型；漏极区，所述漏极区位于所述漂移区内、覆盖所述绝缘体并具有所述第一导电类型，所述漏极区与所述源极区通过所述漂移区的至少一部分间隔开；第一掺杂区，所述第一掺杂区位于所述绝缘体上、具有第一掺杂浓度并具有所述第一导电类型，所述第一掺杂区形成为在所述源极区、所述漏极区和所述漂移区的下方连续地延伸穿过所述绝缘体；限制层，所述限制层位于所述第一掺杂区上、具有第二掺杂浓度并具有第二导电类型，所述第二掺杂浓度大于所述第一掺杂浓度，所述限制层形成为在所述源极区、所述漏极区和所述漂移区的下方连续地延伸穿过所述第一掺杂区；外延层，所述外延层位于所述限制层上并具有所述第一导电类型，所述外延层具有第三掺杂浓度，所述第三掺杂浓度小于所述第二掺杂浓度且大于所述第一掺杂浓度，其中所述外延层的一部分与所述限制层形成P
‑
N结；主体区，所述主体区位于所述外延层中并具有所述第二导电类型，其中所述源极区位于所述主体区中，所述主体区电耦合到所述限制层，以及所述限制层接收施加到所述主体区的电势；以及偏置接触，所述偏置接触形成在所述外延层中并包括具有所述第一导电类型的第二掺杂区，所述偏置接触电耦合到所述第一掺杂区，其中施加到所述偏置接触的电势被施加到所述P
‑
N结的一部分。2.如权利要求1所述的半导体器件，其中，沿着所述限制层的耗尽区在所述晶体管禁用的区间内基本上耗尽。3.如权利要求1所述的半导体器件，其中，所述限制层不位于所述偏置接触的下方。4.一种具有晶体管的半导体器件，其特征在于，所述半导体器件包括：第一掺杂区，所述第一掺杂区具有第一导电类型和第一掺杂浓度；漂移区，所述漂移区位于所述第一掺杂区内并具有所述第一导电类型，所述漂移区具有形成在所述漂移区中并具有所述第一导电类型的漏极区；主体区，所述主体区与所述漂移区间隔开一定距离并具有第二导电类型；源极区，所述...

【专利技术属性】
技术研发人员：陈渭泽，M，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：