一种横向扩散金属氧化物半导体器件及其制造方法技术

本发明专利技术涉及一种横向扩散金属氧化物半导体器件及其制造方法，所述器件包括：衬底；漂移区，设于衬底上；多层掺杂结构，设于漂移区中，每层掺杂结构包括至少一根沿导电沟道长度方向延伸的掺杂条；多根掺杂多晶硅柱,设于漂移区中,并从上至下贯穿至少一层掺杂结构的掺杂条；场氧化层，设于各掺杂多晶硅柱上，场氧化层的底部与各掺杂多晶硅柱的顶部接触；导电结构，设于场氧化层上；其中，场氧化层在各掺杂多晶硅柱的位置开设有多个通孔，各通孔内填充有导电材料，各掺杂多晶硅柱通过通孔内的导电材料电连接至导电结构。本发明专利技术将纵向分布的第二导电类型掺杂多晶硅柱以串联电容器方式电连接在一起，可以优化体内电场分布，进一步提升器件的反向耐压。器件的反向耐压。器件的反向耐压。

【技术实现步骤摘要】
一种横向扩散金属氧化物半导体器件及其制造方法


[0001]本专利技术涉及半导体制造领域，特别是涉及一种横向扩散金属氧化物半导体器件，还涉及一种横向扩散金属氧化物半导体的制造方法。

技术介绍

[0002]对于横向扩散金属氧化物半导体(LDMOS)器件，其击穿电压(BV)和导通电阻存在相互制约的关系，在保证其击穿电压的情况下，尽可能减少LDMOS的导通电阻成为设计者的追求目标。

技术实现思路

[0003]基于此，有必要提供一种能够提高击穿电压/降低导通电阻的横向扩散金属氧化物半导体器件及其制造方法。
[0004]一种横向扩散金属氧化物半导体器件，包括：衬底，具有第二导电类型；漂移区，设于所述衬底上，具有第一导电类型，第一导电类型和第二导电类型为相反的导电类型；多层掺杂结构，设于所述漂移区中，每层掺杂结构包括至少一根沿导电沟道长度方向延伸的掺杂条，各掺杂条为第一导电类型掺杂；多根掺杂多晶硅柱,设于所述漂移区中,并从上至下贯穿至少一层掺杂结构的掺杂条，各所述掺杂多晶硅柱为第二导电类型掺杂；场氧化层，设于各所述掺杂多晶硅柱上，所述场氧化层的底部与各所述掺杂多晶硅柱的顶部接触；导电结构，设于所述场氧化层上；其中，所述场氧化层在各所述掺杂多晶硅柱的位置开设有多个通孔，各所述通孔内填充有导电材料，各掺杂多晶硅柱通过通孔内的导电材料电连接至所述导电结构。
[0005]在其中一个实施例中，各所述掺杂多晶硅柱通过所述导电材料和导电结构串联形成电容器。
[0006]在其中一个实施例中，所述第一导电类型是N型，所述第二导电类型是P型，各所述掺杂条为N型掺杂，各所述掺杂多晶硅柱是P型掺杂。
[0007]在其中一个实施例中，各所述掺杂条的掺杂离子的浓度大于所述漂移区的掺杂离子的浓度。
[0008]在其中一个实施例中，还包括：源极区，具有第一导电类型；漏极区，具有第一导电类型；栅极，从所述场氧化层邻近所述源极区的位置向所述源极区延伸；衬底引出区，具有第二导电类型，设于所述源极区背离所述栅极的一侧。
[0009]在其中一个实施例中，所述衬底引出区与所述源极区接触。
[0010]在其中一个实施例中，各所述掺杂多晶硅柱从场氧化层下方向下贯穿各层掺杂条并停止于最下层的掺杂条中。
[0011]在其中一个实施例中，在各层掺杂结构的横截面上，形成有多条相互平行的所述掺杂条且各所述掺杂多晶硅柱呈矩阵分布。
[0012]在其中一个实施例中，所述导电结构在所述场氧化层的上表面蛇形分布。
[0013]在其中一个实施例中，每层掺杂结构的掺杂条在导电沟道的宽度方向上不连通。
[0014]一种横向扩散金属氧化物半导体器件的制造方法，包括：步骤A，获取形成有漂移区的衬底，所述漂移区具有第一导电类型并形成于第二导电类型的所述衬底上；第一导电类型和第二导电类型为相反的导电类型；步骤B，在所述漂移区刻蚀出多个注入孔；步骤C，向各所述注入孔的底部注入第一导电类型掺杂离子；步骤D，向各所述注入孔内填充掺杂多晶硅，所述掺杂多晶硅为第二导电类型掺杂；步骤E，向各所述注入孔中的掺杂多晶硅顶部位置的所述漂移区注入第一导电类型掺杂离子；重复执行步骤D和步骤E预设次数，之后通过所述掺杂多晶硅将所述注入孔填满，非同次注入的掺杂离子在所述漂移区中形成不同深度的掺杂区；步骤F，通过热处理使相同深度的掺杂区扩散后在导电沟道长度方向上连通，形成沿导电沟道长度方向延伸的掺杂条；步骤G，在各所述注入孔上方形成场氧化层；步骤H，在所述场氧化层开设多个与各所述注入孔的位置对应的通孔；步骤I，向各所述通孔内填充导电材料，并在所述场氧化层上形成导电结构，各所述注入孔中的掺杂多晶硅通过通孔内的导电材料电连接至所述导电结构。
[0015]在其中一个实施例中，所述步骤D还包括：刻蚀各所述注入孔内的掺杂多晶硅，刻蚀深度浅于前一次对注入孔的刻蚀，使得部分所述掺杂多晶硅保留在孔中。
[0016]在其中一个实施例中，所述步骤G之后、步骤H之前，还包括：形成栅极；形成第一导电类型的源极区、第一导电类型的漏极区及第二导电类型的衬底引出区。
[0017]上述横向扩散金属氧化物半导体器件及其制造方法，在漂移区内形成纵向掺杂多晶硅柱和横向掺杂条交叉设置的网状结构，纵向的第二导电类型掺杂多晶硅柱深入第一导电类型的漂移区体内，可以辅助耗尽周围的第一导电类型区域，优化体内电场分布，从而提升反向击穿电压(耐压)；横向的第一导电类型掺杂条可以形成不同深度的导电通道，增加正向导通电流的能力，达到降低导通电阻的目的。另一方面，通过导电结构和各通孔内的导电材料，将纵向分布的第二导电类型掺杂多晶硅柱电连接在一起，可以优化体内电场分布，进一步提升器件的反向耐压。
附图说明
[0018]为了更好地描述和说明这里公开的那些专利技术的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的专利技术、目前描述的实施例和/或示例以及目前理解的这些专利技术的最佳模式中的任何一者的范围的限制。
[0019]图1是示例性的在漂移区中形成有P型埋层的LDMOS结构示意图；
[0020]图2是一实施例中横向扩散金属氧化物半导体器件的结构示意图；
[0021]图3a、图3b各是一实施例中横向扩散金属氧化物半导体器件的制造方法的流程图；
[0022]图4是一实施例中注入孔的俯视图；
[0023]图5是一实施例中步骤S320完成后器件的剖面示意图；
[0024]图6是一实施例中步骤S330完成后器件的剖面示意图；
[0025]图7是一实施例步骤S340完成后器件的剖面示意图；
[0026]图8是一实施例步骤S350完成后器件的剖面示意图；
[0027]图9是在图8得到的结构基础上再重复执行了一次步骤S340和S350后得到的结构；
[0028]图10是一实施例步骤S360完成后器件的剖面示意图；
[0029]图11形成场氧化层的通孔前器件的剖面示意图；
[0030]图12是图11所示结构的另一角度的视图。
具体实施方式
[0031]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。
[0032]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0033]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种横向扩散金属氧化物半导体器件，其特征在于，包括：衬底，具有第二导电类型；漂移区，设于所述衬底上，具有第一导电类型；第一导电类型和第二导电类型为相反的导电类型；多层掺杂结构，设于所述漂移区中，每层掺杂结构包括至少一根沿导电沟道长度方向延伸的掺杂条，各掺杂条为第一导电类型掺杂；多根掺杂多晶硅柱,设于所述漂移区中,并从上至下贯穿至少一层掺杂结构的掺杂条，各所述掺杂多晶硅柱为第二导电类型掺杂；场氧化层，设于各所述掺杂多晶硅柱上，所述场氧化层的底部与各所述掺杂多晶硅柱的顶部接触；导电结构，设于所述场氧化层上；其中，所述场氧化层在各所述掺杂多晶硅柱的位置开设有多个通孔，各所述通孔内填充有导电材料，各掺杂多晶硅柱通过通孔内的导电材料电连接至所述导电结构。2.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，各所述掺杂多晶硅柱通过所述导电材料和导电结构串联形成电容器。3.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，各所述掺杂条的掺杂离子的浓度大于所述漂移区的掺杂离子的浓度。4.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，还包括：源极区，具有第一导电类型；漏极区，具有第一导电类型；栅极，从所述场氧化层邻近所述源极区的位置向所述源极区延伸；衬底引出区，具有第二导电类型，设于所述源极区背离所述栅极的一侧。5.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，各所述掺杂多晶硅柱从场氧化层下方向下贯穿各层掺杂条，并停止于最下层的掺杂条中。6.根据权利要求5所述的横向扩散金属氧化物半导体器件，其特征在于，在各层掺杂结构的横截面上，形成有多条相互平行的所述掺杂条且各所述掺杂多晶硅柱呈矩...

【专利技术属性】
技术研发人员：赵景川，何乃龙，张森，张志丽，许杰，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：