电子电路制造技术

提供一种具有升压电路的电子装置，其中，即使当输入等于或高于标准电压的电压时也能防止升压电路和其它电路被损坏。用于升高输入电压并且输出升高电压的升压电路具有用于调整输入电压的上限的输入电压限制器电路，并且升压电路通过使用电容器以固定放大率升高输入电压。

【技术实现步骤摘要】

本专利技术涉及一种电子电路，尤其涉及一种通过使用电容器用于升高输入电压的升压电路。
技术介绍
图4示出了一种使用电容器的传统升压电路。该使用电容器的传统升压电路由每个都与二极管相连接的金属氧化物半导体场效应晶体管(MOSFET)61到65、电容器67到71以及时钟发生器电路72构成。该MOSFET 61到65每个都具有连接到其漏极端的栅极端以及连接到每个电容器67到71的一个电极上的源极端，并且每个电容器67到71的另一个电极连接到时钟发生器电路72，从而形成一个电路块。提供多个如此形成的电路块，并且这些电路块串联连接。MOSFET 65的源极端连接到MOSFET 66的漏极端并且也连接到MOSFET 66的栅电极上，并且MOSFET 66的源极端形成传统电子电路的输出端。时钟发生器电路72产生彼此相位相差180度的不同的两个脉冲信号CLKA和CLKB，并且将这些脉冲信号提供给每个电容器67到71的一个电极。在没有负载连接到输出端O2的状态下，将描述使用电容器的传统升压电路的操作。提供给输入端12的电荷通过MOSFET 61到65在电容器67到71中充电。在该情况下，电容器67的一个电极的电位Vc67-1对应于通过从输入电压中减去Vf而获得的值(输入电压)-Vf。这里，Vf是MOSFET 61到66中的二极管压降的量。当脉冲信号CLKA将电容器67的一个电极的电位Vc 67-2增加脉冲信号的峰值(电压)时，电容器67的另一个电极的电位Vc 67-1变为峰值，该峰值对应于通过将脉冲信号加到输入电压减去Vf而获得的值(输入电压)-Vf+(脉冲信号)。此时，电容器68的一个电极连接到与脉冲信号CLKA的相位相差180度的不同的脉冲信号CLKB，从而电容器68的一个电极的电位Vc 68-2处于低电平(接近于地电位的电平)。因此电容器68的一个电极的电位V 68-1对应于相对从电容器67发送电压的MOSFET 62的二极管压降量的值，即，((输入电压)-Vf+(脉冲信号的峰值))-Vf。另外，当脉冲信号CLKB在随后的步骤中改变处于高电平，并且电容器68的一个电极的电位V 68-2被增加脉冲信号的峰值(电压)的量时，电容器68的另一个电极的电位Vc 68-1变为((输入电压)-Vf+(脉冲信号的峰值))的峰值-Vf+脉冲信号。在随后的操作中，重复以上操作，并且在电容器中已经充电的电荷电压被增加并且发送到随后的电容器。在图6示出的电子电路中，输出端O2的电压变为(输入电压)-6×Vf+5×(脉冲信号的峰值)。作为具有与上述相同电路结构的另一实例，JP 2005-057867 A公开了一种用于防止电子电路中的元件被破坏的电路技术。在上述电子电路中，以由电路结构确定的放大率来升高输入电压值，而不管输入电压值是低或高。由于这个原因，例如，在图4示出的升压电路中，当使用在3V电压将会损坏的MOSFET并且1V输入到输入端12时，电容器69的一个电极的电位Vc 69-1超出3V，这引起MOSFET 63和64损坏。从而当输入大于期望电压的电压作为输入电压时，不能防止传统的电子电路损坏。为了解决以上缺点，到现在为止，以如下这种方式根据施加到输入端12的电压值来控制升压放大率或升压步骤的数量内部MOSFET不达到引起其损坏的电压，或者当将会引起损坏的电压输入内部MOSFET时停止升压电路的操作。
技术实现思路
在考虑到以上传统技术的缺点的基础上已经进行了本专利技术，并且因此本专利技术具有提供一种电压限制器电路的目的，当低电压输入到输入端时该电压限制器电路用于输出该输入电压，并且当高于设定值的电压输入到输入端时，该电压限制器电路调整输入电压到设定值并且输出如此调整的输入电压，以便由此防止一部分升压电路在升压操作中超过MOSFET的耐受电压，并且从而能够阻止元件损坏。为了获得以上目的，根据本专利技术，提供一种通过使用电容器用于以固定放大率升高输入电压的升压电路，其中提供输入电压限制器电路用于调整输入电压的上限。通过以上结构，能够防止一部分升压电路超过MOSFET的耐受电压，并因此能够防止元件被损坏。在上述根据本专利技术的以上电子电路中，即使当等于或高于最大电压值的电压输入到电子电路时，不存在如下的情况施加等于或高于耐受电压的电压到MOSFET而引起对升压电路中元件的损坏。同时，即使当等于或高于最大电压值的电压输入到电子电路时，升压电路持续操作，这使得能够连续地驱动负载。而且，输入电压限制器电路使用耗尽型MOSFET。因此，即使输入电压减小的话，恒压也能够总是施加到升压电路。当包括在电子电路中的升压电路的输出电压将要增加到等于或高于在升压电路内的MOSFET耐受电压时，输出电压限制器电路操作，并因此不会损坏元件。即使电子电路包括升压放大率不同的升压电路，由于对其提供了输入电压限制器电路和输出电压限制器电路，在电子电路内处理的电压不增加到等于或高于构成电子电路内部的MOSFET或电容器的损坏耐受电压。电子电路的输入端和输出端每个均与MOSFET相连接，当电子电路处于备用模式时其能够抑制电流消耗。当电子电路处于备用模式时，暂停用作升压电路操作源的振荡器电路的操作，由此抑制电流消耗。在电子电路内的升压电路使用具有通过第二升压电路变高的峰值的时钟和电平转换器电路，这使得能够通过小的驱动器面积而传送大的电流供应性能。换句话说，通过更小的芯片面积能够获得大的驱动性能。输出电压限制器电路具有用于打开/关闭布置在其内操作的开关，并因此甚至在电流消耗大的输出电压控制电路中也能够抑制功率消耗。另外，如此提供的该开关使得即使输出电压限制器的电流消耗大时升压电路也能够稳定操作。附图说明在附图中图1是示出根据本专利技术实施例的电子电路的示意性结构的框图；图2是示出根据该实施例的输入电压限制器电路的示意性结构的电路图；图3是示出根据本实施例的恒压发生器电路的示意性结构的电路图； 图4是示出传统升压电路的示意性结构的电路图；图5是示出传统升压电路的示意性结构的电路图；图6是示出根据本实施例的输出电压限制器电路的输出特性的图表；图7是示出根据另一实施例的电子电路的示意性结构的电路图；图8是示出根据本专利技术另一实施例的升压电路的示意性结构的电路图；图9是示出根据另一实施例的第二升压电路的示意性结构的电路图；图10是示出根据另一实施例的电平转换器电路的示意性结构的电路图；图11是示出根据另一实施例的输出电压限制器电路的示意性结构的电路图；图12是示出根据另一实施例的电压检测器电路的示意性结构的电路图；图13是示出根据另一实施例的电压检测器电路的示意性结构的电路图；以及图14是示出根据另一实施例的应用的示意性结构的电路图。具体实施例方式(第一实施例)现在，将参照附图给出本专利技术优选实施例的详细描述。图1示出根据本专利技术第一实施例的电子电路的示意性结构。该电子电路包括用于调整输入电压的上限的输入电压限制器电路1和通过使用电容器用于以固定放大率升高输入电压的升压电路2。如图2所示，输入电压限制器电路1由耗尽型MOSFET 22和恒压发生器电路21构成。输入端I1连接到恒压限制器电路21的电源端D21和耗尽型MOSFET 22的漏极端上。耗尽型MOSFET 22的源极端连接到输入电压限制器本文档来自技高网...

【技术保护点】
一种电子装置，包括：电压限制器电路，其连接到输入端上并且调整输入到输入端的输入电压的上限；以及升压电路，其连接到电压限制器电路上并且以固定放大率升高输入电压，以便输出升高的电压到输出端。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吉田宜史，宇都宫文靖，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：JP[日本]