电子电路制造技术

一种在绝缘基片上形成的电子电路，它具有由半导体层构成的薄膜晶体管（ＴＦＴＳ）。半导体层的厚度小于１５００＊，例如在１００－７５０＊之间。在半导体层上形成主要由钛和氮构成的第一层。在所说的第一层上面形成由铝构成的第二层。将此第一和第二层按一定图形刻蚀成导电互连线。此第二层的下表面实质上完全与第一层紧密接触。互连线与该半导体层有良好的接触。（*该技术在2013年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种在绝缘基片上形成的电子电路，它有薄的硅半导体层，例如形成薄膜晶体管，此薄的半导体层要与导电的互连线连接。常规的薄膜器件，例如绝缘栅型场效应晶体管(FETS)用薄的硅半导体膜作为有源层。此有源层厚约1500。因此，若在这薄的半导体膜上要形成电极，通过使金属，例如铝与膜直接紧密地接触，就能获得良好的接触，现有的IC制造技术即用这种方法。在这些接触点中，通常通过在铝和半导体部分例如硅之间的化学反应形成硅化物，例如硅化铝。由于半导体层比硅化物层厚得多，所以不会发生问题。然而，近来所进行的研究证明，如果有源层的厚度低于1500，例如在约100-750之间，就会改善薄膜晶体管(TFTS)的性能。要在这样薄的半导体层或有源层上形成电极，用现有技术就不能得到良好的接触点，因为硅化物层的厚度生长得几乎达到半导体层的厚度，会使接触点的电特性急剧变坏。当负荷，例如电压长时间加到接触点上时，接触点就会很快变坏。为了提高TFTS的特性，在半导体层上形成电极之后，就需要在氢气中在低于400℃，典型地是200-350℃的温度下进行热处理。TFTS的半导体层的厚度若小于1500，热处理会大大促进硅化物的生长，导致TFTS特性的变坏。本专利技术的目的是提供一种可靠的电子电路，此电子电路有半导体层、导电的互连线，如半导体层与互连线之间的良好的接触点，这些接触点能耐受300℃或300℃以上的热处理。本专利技术是一种在绝缘基片上形成的电子电路，它有一主要由硅组成的半导体层，此半导体层的厚度小于1500，最好是100-750。例如，本专利技术适用于一种带TFTS的电子电路，每个TFT都设置有厚度小于1500的有源层。由于半导体层的厚度减少，本专利技术的效果是显而易见的。在本专利技术的第一实施例中，上述薄膜形式的半导体层或者与由玻璃制成的绝缘基片的上表面紧密接触，或者经由某些绝缘膜形成在此基片上。主要由钛和氮组成的第一层部分地或整体地与半导体层紧密接触。在第一层的上表面上形成主要由铝组成的第二层。将此第一和第二层用光刻法按一定图形刻蚀成导电的互连线。第二层的下表面实质上整体地与第一层紧密接触。还可能在第二层上形成主要由钛和氮组成的第三层。在本专利技术的另一实施例中，薄膜状的上述半导体层既可与由玻璃制成的绝缘基片紧密接触，也可经由某些绝缘膜形成在此基片上。由钛和硅这两者构成的第一层部分地或整体地与半导体层紧密接触。主要由钛和氮构成的第二层与第一层的上表面紧密接触。主要由铝构成的第三层形成在第二层的上表面。此第一至第三层用光刻法按一定图形刻蚀成导电的互连线。当然，也可以在第三层上形成其它层。在本专利技术的再一个实施例中，上述薄膜状的半导体层或者与由玻璃制成的绝缘基片紧密接触，或者经由某些绝缘膜形成在此基片上。由钛和硅作为主要成分组成的第一层部分地或整体地与半导体层紧密接触。主要由钛和氮组成的第二层与第一层的上表面紧密接触。在第二层的上表面上形成主要由铝构成的第三层。将此第一至第三层用光刻法按一定图形刻蚀成导电的互连线。此实施例的特征在于，第一层中钛对氮的比率比第二层的钛/氮比率大。在这些实施例的任何结构中，与第一层紧密接触的薄的半导体膜部分显示出N型或P型导电。在这些部分中的掺杂量最好是1×1019-1×1020/cm2。杂质可以用公知的离子注入法或等离子掺杂法引入。在将杂质离子加速到高能注入时，掺杂量最好在0.8×1015-1×1017/cm2之间。也可以使用在掺杂气体的氛围中用激光照射的激光掺杂法。这种方法已在1991年10月4日申请的日本专利申请NO283981/1991和1991年10月8日申请的日本专利申请NO290719/1991中披露。这些部分的表面电阻最好小于1KΩ/□。可以加到半导体层中的元素是磷、硼、砷和其它元素。那些与导电的互连线接触的半导体层部分可以是掺杂区的某些部分，例如TFTS的源和漏区。半导体层的表面电阻最好小于500Ω/□。氧化硅层可以与该薄的半导体层的下表面紧密接触。在这种结构中，氧化硅膜可以含有与半导体层中相同的杂质。在上述第一实施例的第一层中，所含有的作为主要成分的钛与氮的比率可以随厚度而不同。除钛和氮外，其它元素例如硅和氧也能用作主要成分。例如，第一层的靠近半导体层的那部分可以主要包括钛和硅。第一层的靠近第二层的那部分可以主要包括钛和氮。例如氮对钛的比率可以设置得接近理想配比(大于0.8)。在中间区域，组分可以是连续变化的。通常，包括氮和钛的理想配比的材料(一氮化钛)有良好的阻挡层特性并能防止铝和硅的扩散。然而，此材料与硅呈现高接触电阻。所以不希望直接用其形成接触点。相反，包括钛和硅的理想配比材料(硅化钛)与主要由硅构成的半导体层呈现低的接触电阻。这对形成欧姆接触是有好处的。然而铝往往容易扩散，例如第二层的铝扩散到第一层，从而在半导体层中形成硅化铝。为解决这些问题制成上述的多层结构。特别是与第二层接触的那部分实质上是由理想配比的一氮化钛组成，而一氮化钛有良好的阻挡层特性。这就能防止第二层的铝扩散进第一层。与半导体层接触的部分由理想配比的硅化钛组成。因而能得到良好的欧姆接触。在形成硅化钛膜时，不必特意添加硅。钛与半导体层中的硅起反应。结果，自然形成硅化钛。例如，通过在靠近半导体层部分沉积含较少氮的钛，而在靠近第二层部分沉积含较多氮的钛，也能产生类似的效果。不管怎样，在考虑整个第一层时，它主要由钛和氮构成。在第一层中氮与钛的比率最好是0.5-1.2。这种以钛和氮作为主要组分的材料能与导电氧化物如铟锡氧化物、氧化锌和氧化镍等构成欧姆接触。若铝和这样的导电氧化物一起形成接触点，在此接触点处会形成厚氧化铝层，这就不可能有好的接触点。在现有技术中，是在铝和导电氧化物之间形成一铬层。由于铬是有毒的，所以要寻求代用材料。本专利技术所用的主要由钛和氮组成的材料在这方面也是很优秀的。本专利技术的其它目的和特点通过下面的讨论将得以清楚了解。附图说明图1(A)-图1(D)是按照本专利技术使用TFTS的电路的截面图，它展示出电路的加工工序；图2(A)是本专利技术的电子电路的纵截面图；图2(B)是本专利技术另一电子电路的顶视图；图3示出按本专利技术制造的TFTS的特性曲线a和用现有技术制造的TFTS的特性曲线b；图4(A)和图4(B)是TFTS中接触孔的照片；图5(A)是展示图4(A)中所示的接触孔的示意图；图5(B)是展示图4(B)中所示的接触孔的示意图；图6是按照本专利技术包括许多形成在基片上下的TFTS的器件的示意性截面图；图7(A)-图7(H)是按照本专利技术的TFT的截面图，它示出制造TFT的工序；和图8(A)-图8(C)是按照本专利技术的TFTS的截面图，它示出源极或漏极的接触点。实施例1在图1(A)-图1(D)和图2(A)-图2(B)中示出第一实施例。图1(A)-图1(D)示出带TFTS的电子电路的制造工序。常规步骤的说明省略。首先，将氧化硅淀积成氧化硅膜2，使之在由Corning7059构成的玻璃基片1上形成一基底膜。在此氧化硅膜2上形成厚500-1500，最好是500-750的非晶硅膜3。在此非晶硅膜3上形成防护层4。此叠层片在450-600℃下退火12-48小时，以使非晶硅膜结晶化。当然，使之结晶化可使用激光退火或其它类似本文档来自技高网...

【技术保护点】
一种显示器件，它包括在基片上的半导体区；与所述半导体区相邻的栅电极，在它们之间插入栅绝缘膜；阻挡层及与所述半导体区电连接的包括铝的层；和包括氧化锌的像素电极，其中所述像素电极与所述阻挡层连接。

【技术特征摘要】
JP 1992-12-9 351916/92;JP 1993-1-18 23289/931.一种显示器件，它包括在基片上的半导体区；与所述半导体区相邻的栅电极，在它们之间插入栅绝缘膜；阻挡层及与所述半导体区电连接的包括铝的层；和包括氧化锌的像素电极，其中所述像素电极与所述阻挡层连接。2.一种显示器件，它包括在基片上的半导体区；与所述半导体区相邻的栅电极，在它们之间插入栅绝缘膜；阻挡层及与所述半导体区电连接的包括铝的层，其中所述包括铝的层形成在所述阻挡层上；和包括氧化锌的像素电极，其中所述像素电极与所述阻挡层连接。3.一种显示器件，它包括在基片上的半导体区；与所述半导体区相邻的栅电极，在它们之间插入栅绝缘膜；阻挡层及与所述半导体区电连接的包括铝的层，其中所述阻挡层与所述半导体区接触；和包括氧化锌的像素电极，其中所述像素电极与所述阻挡层连接。4.一种显示器件，它包括在基片上的半导体区；与所述半导体区相邻的栅电极，在它们之间插入栅绝缘膜；阻挡层及与所述半导体区电连接的包括铝的层，其中所述阻挡层具有小于或等于300μΩcm的电阻率；和包括氧化锌的像素电极，其中所述像素电极与所述阻挡层连接。5.一种显示器件，它包括在基片上的半导体区；与所述半导体区相邻的栅电极，在它们之间插入栅绝缘膜；阻挡层及与所述半导体区电连接的包括铝的层，其中所述包括铝的层形成在所述阻挡层上，且其中所述阻挡层具有小于或等于300μΩcm的电阻率；和包括氧化锌的像素电极，其中所述像素电极与所述阻挡层连接。6.一种显示器件，它包括在基片上的半导体区；与所述半导体区相邻的栅电极，在它们之间插入栅绝缘膜；阻挡层及与所述半导体区电连接的包括铝的层，其中所述阻挡层与所述半导体区接触，且具有小于或等于300μΩcm的电阻率；和包括氧化锌的像素电极，其中所述像素电极与所述阻挡层连接。7.一种显示器件，它包括在基片上的半导体区；与所述半导体区相邻的栅电极，在它们之间插入栅绝缘膜；阻挡层及与所述半导体区电连接的包括铝的层，其中所述包括铝的层形成在所述阻挡层上，且其中所述阻挡层与所述半导体区接触；和包括氧化锌的像素电极，其中所述像素电极与所述阻挡层连接。8.一种显示器件，它包括在基片上的半导体区；与所述半导体区相邻的栅电极，在它们之间插入栅绝缘膜；阻挡层及与所述半导体区电连接的包括铝的层，其中所述包括铝的层形成在所述阻挡层上，且其中所述阻挡层与所述半导体区接触，并具有小于或等于300μΩcm的电阻率；和包括氧化锌的像素电极，其中所述像素电极与所述阻挡层连接。9.一种显示器件，它包括在基片上的半导体区；与所述半导体区相邻的栅电极，在它们之间插入栅绝缘膜；阻挡层及与所述半导体区电连接的包括铝的层；和包括氧化锌的像素电极，其中所述像素电极与所述阻挡层的上表面连接。10.一种显示器件，它包括在基片上的半导体区；与所述半导体区相邻的栅电极，在它们之间插入栅绝缘膜；阻挡层及与所述半导体区电连接的包括铝的层，其中所述阻挡层具有小于或等于300μΩcm的电阻率；和包括氧化锌的像素电极，其中所述像素电极...

【专利技术属性】
技术研发人员：宫崎稔，A村上，崔葆春，山本睦夫，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]