电子电路制造技术

本发明专利技术公开了一种制造绝缘栅型场效应晶体管的改进的方法。根据此方法，栅极与和它电连接的布线一起由象铝那样的金属形成。通过将栅极作为阳极浸于电解液中，而使之阳极氧化，形成覆盖它的金属氧化物。由于在阳极化处理之前连接的布线上覆盖有合适的有机膜层，因而无氧化铝在其上形成，这样可以通过常规腐蚀，除去连接的布线。（*该技术在2013年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术总地涉及一种电路以及制造此电路的方法。自从80年代以来，MOS(金属氧化物半导体)型半导体集成电路的栅极主要由硅来制备。因为在硅栅极和下面的半导体沟道区之间具有小的电子能差，并且硅具有大的热阻，这使得有可能为制备源/漏区而采用自对准(selfalignig)制造技术。与此相反，在采用铝栅极的情况下，这种自对准制造技术是不适用的，所述铝栅极在采用之前曾广泛使用。这是因为铝不具备充分的耐热性。由于此原因，铝栅极被认为已经过时，尽管其具备低的电阻。然而，近来已有这样的报导，通过采用激光退火技术，在铝栅极的情况下，也可采用自对准制造技术形成源/漏区。还提出这样的建议，与栅极的层间绝缘可以完全通过在栅极上形成阳极氧化膜来实现，此膜与由相同材料形成的布线是同时形成的。以下将栅极和布线总体简称为栅极布线，因为难以总是准确地区分它们。氧化铝薄膜具有充分的耐腐蚀性和充分的耐压性，并且被用于形成栅极和源区及漏区之间的所谓的偏置(offset)结构，正如相同申请人的日本专利申请平(Hei)3-340336、平4-30220或平4-34194中所描述的。不过，在采用阳极化栅极布线的技术中已被指出有几个问题。例如，即使栅极布线的外表面由氧化铝薄膜覆盖，它们之间的粘附性也会随表面的位置而变化，以致于氧化铝薄膜有时会从下面的栅极布线上部分地脱落。除此之外，阳极氧化铝薄膜是根据在栅极上的位置采用不同的厚度形成的。进一步，由于氧化铝薄膜具有极强的抗腐蚀性，通过常规的湿法蚀刻或干法蚀刻将其除去是困难的，以致于在除去氧化铝薄膜的过程中，处于氧化铝薄膜附近的诸如氧化硅之类的材料有被蚀刻的趋向。另外，在把阳极作为栅极进行处理的阳极化过程中，由于栅极布线整体在互连，连至各栅极的非必要部分在阳极化处理之后必须除去，以便使这些栅极分离。但是，氧化铝也涂覆不必要的部分，而且很难把它们除去。还有，开设穿过耐腐蚀的氧化铝薄膜通至下面的栅极布线的必要的连接孔是困难的，以至于相邻的电路元件也会被腐蚀。另一方面，还提出这样的建议，部分地除去覆盖有氧化铝的栅极布线，并通过将必要部分予以高能激光照射开设连接孔，正如日本专利申请平3-348130中所描述的。下面的栅极布线会被高能激光损坏，以致于看起来不可能由这种方法形成连接孔。正如上面所指出的，在采用覆盖有阳极氧化膜的栅极的技术中，存在下列缺点。1)栅极和覆盖的阳极氧化膜之间的粘附性的不一致导致膜脱落。2)在除去覆盖有阳极氧化膜的栅极布线的非必要部分以及形成穿过阳极氧化膜连接孔方面存在困难。3)阳极膜的厚度不均匀。通过专利技术人所做的研究已经发现，上述缺点1)和3)主要是由栅极外表面的电平的变化并因而由通过所述表面的电流的变化引起的。在阳极化处理过程中铝表面的氧化速度由所说的各位置的电平决定。即，阳极化速度的差异被认为是反映了电平的差异。结果，阳极氧化物在窄图形上生长得比宽图形上快，并且由于粘附性的差异而有脱落的趋向。因此，本专利技术的一个目的是要提供一种制造具有铝栅极的改进的电子器件的方法。本专利技术的另一目的是要提供一种通过采用阳极氧化处理制造改进的电子器件的方法。本专利技术的再一目的是要提供一种制造改进的电子器件的方法，其中，阳极化的铝布线的图形可以容易地实现。本专利技术的又一目的是要提供一种制造改进的电子器件的方法，此方法适于形成非常精细的结构。本专利技术的进一步的目的是要提供一种具有阳极氧化的铝栅极的改进的电子器件。本专利技术的其它目的、优点及新的特征，将在下面的说明书中予以描述，并且对于本领域的普通技术人员而言，其中部分可根据以下的分析得以了解，或者可从本专利技术的实施中领悟到。本专利技术的目的和优点可通过所附权利要求书中特别指出的手段和组合来实现和获得。为实现上述的及其它的目的，根据本专利技术，正如在此概括和广泛描述的，一种制造半导体器件的方法包括以下步骤在一衬底上形成未电气分离的铝图形;用抗蚀剂膜部分地覆盖铝图形;对未覆盖抗蚀剂膜的铝图案的外表面进行阳极化处理;除去抗蚀剂膜。特别是，通过阳极化处理使铝图形部分地由氧化铝覆盖，并且在除去抗蚀剂膜步骤之后，形成一个暴露表面，通过此暴露表面可除去下面的铝图形或将此铝图形电连接。在制备绝缘栅型场效应晶体管的情况下，在衬底上形成一层膜，此膜包含从下列物质组中选出的一种材料铝;钽;掺有硅、铜、钽、钪和钯的铝;它们的合金和它们的多层材料，所述膜被做成图形，以便形成栅极，公共连线和高电平公共连线。通过在电解液中把它们作为阳极浸渍，对栅极进行阳极氧化，以形成覆盖栅极的氧化铝。由于在阳极化处理前，连线覆盖上一层合适的有机膜，其上无氧化铝形成，因而可通过常规蚀刻，容易地除去连线。根据本专利技术的一个方面，许多栅极被分成多组。属于每组的栅极被连至多根公共连线中相应的一个，公共连线具有大于栅极的宽度。为降低第一布线的电阻，公共连线的宽度被增加至大于栅极的宽度。公共连线被顺序连至一根高电平公共连线。也就是说，总体铝图形被设计成分层结构(hierarchyfashion)。根据本专利技术的一个电路包括在衬底上形成的这样一个栅极、在衬底上形成的作为第一布线的这样一个公共连线、以及在衬底上形成的作为第二布线的这样一个高电平公共连线。第二布线具有大于第一布线的宽度。为降低第二布线的电阻，第二布线的宽度增加至大于第一布线的宽度。栅极、第一布线和第二布线包括相同的材料，此材料选自下列物质组铝;钽;掺有硅、铜、钽、钪和钯的铝;它们的合金和它们的多层材料。一沟道形成于衬底上并与栅极相邻，其间有一栅极绝缘膜。从附图说明图1(A)中可看到一个典型的例子，此图中，多个栅极6被连至具有较大宽度的一根支线5，而多个支线5被连至具有更大宽度的一根干线。依照这种形状，在分层系统的末端覆盖在栅极上的阳极氧化膜的厚度和粘附程度是彼此相同的。包括栅极的铝图形可通过干法蚀刻技术，例如激光蚀刻来蚀刻，以便改善生产率，因为被蚀刻的铝部分未被耐腐蚀的氧化铝膜覆盖。由于这种原因，可制备出非常精细的几何结构。在本专利技术之前，氧化铝必须通过湿法蚀刻除去，此类蚀刻能除去氧化铝但不适于制备非常精细的结构，这样集成密度就不会改善如此之多。比率(第一布线的宽度)/(栅极的宽度)最好是2至10。而比率(第二布线的宽度)/(第一布线的宽度)是2至10。附图包含在本专利技术中并构成本专利技术的第一部分，它与说明书一起用于解释本专利技术的原理。图1(A)至1(D)是显示根据本专利技术的第一实施例的制造互补薄膜绝缘栅极型场效应晶体管的方法的平面图。图2(A)至2(D)是与图1(A)至1(D)相对应的断面图，它显示出根据本专利技术的第一实施例的制造互补薄膜绝缘栅极型场效应晶体管的方法。图3(A)至3(D)是显示根据本专利技术的第二实施例制造互补薄膜绝缘栅型场效应晶体管的方法的断面图。图4(A)是显示根据本专利技术的第一实施例制造的薄膜绝缘栅极型场效应晶体管的VG-ID特性的曲线图。图4(B)是显示根据本专利技术的第二实施例制造的薄膜绝缘栅极型场效应晶体管的VG-ID特性的曲线图。图5是显示作为蚀刻气体的氧等离子体气氛的压强与有机涂层的蚀刻速率之间的关系的曲线图，所述涂层是在氧等离子体中由Photoneece制成的，厚度为2.3微米。现参照图1(A)至1(D)和图2(A)至2(D)解释根据本专利技术的第本文档来自技高网...

【技术保护点】
一种电路包括：设在衬底上的栅极，它包括选自下列物质组成的组中的一种材料：铝，钽，添加有硅，铜，钽，钪和钯的铝，它们的合金，以及它们的多层材料；设在所述衬底上的第一布线，它与所述栅极相连并包括所述材料，所述第一布线具有大于所述栅极的宽度；和设在所述衬底上的第二布线，它与所述第一布线相连并包括所述材料，所述第二布线具有大于所述第一布线的宽度。

【技术特征摘要】
JP 1992-5-9 143319/92;JP 1992-9-28 282352/92;JP 191.一种电路包括设在衬底上的栅极，它包括选自下列物质组成的组中的一种材料铝，钽，添加有硅，铜，钽，钪和钯的铝，它们的合金，以及它们的多层材料；设在所述衬底上的第一布线，它与所述栅极相连并包括所述材料，所述第一布线具有大于所述栅极的宽度；和设在所述衬底上的第二布线，它与所述第一布线相连并包括所述材料，所述第二布线具有大于所述第一布线的宽度。2.根据权利要求1的电路，它进一步包括设在所述衬底上并与所述栅极相邻的沟道，此沟道与所述栅极间设有栅极绝缘膜。3.根据权利要求2的电路，它进一步包括设在所述衬底上并间夹所述沟道的源区和漏区。4.根据权利要求3的电路，其中，在所述沟道与所述源区和漏区中的每一个之间设有偏置区。5.一种电路包括设在衬底上的栅极，它包括选自下列物质组成的组中的一种材料铝，钽，添加有硅，铜，钽，钪和钯的铝，它们的合金，以及它们的多层材料;设在所述衬底上的第一布线，它与所述栅极相连并包括所述材料，所述第一布线具有大于所述栅极的宽度;设在所述衬底上的第二布线，它与所述第一布线相连并包括所述材料，所述第二布线具有大于所述第一布线的宽度;和覆盖在所述栅极上的阳极氧化物。6.一种电路包括设在衬底上的栅极，它包括选自下列物质组成的组中的一种材料铝，钽，添加有硅，铜，钽，钪和钯的铝，它们的合金，以及它们的多层材料;设在所述衬底上的第一布线，它与所述栅极相连并包括所述材料，所述第一布线的宽度增大至大于所述栅极的宽度，以便降低所述第一布线的电阻;和设在所述衬底上的第二布线，它与所述第一布线相连并包括所述材料，所述第二布线的宽度增大至大于所述第一布线的宽度，以降低所述第二布线的电阻。7.根据权利要求6的电路，其中，比率(所述第一布线的宽度)(所述栅极布线的宽度)是2至10。8.根据权利要求6的电路，其中，比率(所述第二布线的宽度)(所述第一布线的...

【专利技术属性】
技术研发人员：张宏勇，鱼地秀贵，安达广树，小山到，山崎舜平，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]