三维存储器及其制作方法、存储系统及电子设备技术方案

本发明专利技术涉及一种三维存储器及其制作方法、存储系统及电子设备，包括：在基底上依次形成停止层和叠层结构；形成沟道孔，沟道孔贯穿叠层结构和停止层，并延伸至基底内；缩小沟道孔贯穿停止层的第一孔段的孔径；在孔径缩小后的沟道孔中形成沟道结构，从而在去除沟道结构延伸出停止层的端部时，能够减少反应液(比如，研磨反应液)沿沟道结构内部的缝或空隙进入沟道结构内部而破坏沟道结构中的存储单元，实现了三维存储器中沟道结构与底部源极层的良好电连接，并提高了三维存储器的良率和稳定性。并提高了三维存储器的良率和稳定性。并提高了三维存储器的良率和稳定性。

【技术实现步骤摘要】
三维存储器及其制作方法、存储系统及电子设备


[0001]本专利技术涉及存储器
，具体涉及一种三维存储器及其制作方法、存储系统及电子设备。

技术介绍

[0002]随着技术的发展，半导体工业不断寻找新的生产方式，以使得存储器件中的每一存储器裸片具有更多数量的存储器单元。其中，3D NAND(三维)存储器由于其存储密度高、成本低等优点，已成为目前较为前沿、且极具发展潜力的存储器技术。
[0003]但是，如何实现三维存储器中沟道结构与底部源极层的良好电连接是当前存储器技术中一个相当困扰的问题，急待提出解决该问题的新方法。

技术实现思路

[0004]本专利技术实施例提供一种三维存储器及其制作方法、存储系统及电子设备，以实现三维存储器中沟道结构与底部源极层的良好电连接，并提高三维存储器的良率和稳定性。
[0005]为了至少部分解决上述问题，本专利技术提供了一种三维存储器的制作方法，该三维存储器的制作方法包括：在基底上形成停止层；在停止层上形成叠层结构；形成沟道孔，沟道孔贯穿叠层结构和停止层，并延伸至基底内；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制作方法，其特征在于，包括：在基底上形成停止层；在所述停止层上形成叠层结构；形成沟道孔，所述沟道孔贯穿所述叠层结构和所述停止层，并延伸至所述基底内；缩小所述沟道孔贯穿所述停止层的第一孔段的孔径；在孔径缩小后的所述沟道孔中形成沟道结构。2.根据权利要求1所述的三维存储器的制作方法，其特征在于，所述缩小所述沟道孔贯穿所述停止层的第一孔段的孔径的步骤，具体包括：在所述第一孔段的内壁上形成第一外延部，以缩小所述第一孔段的孔径。3.根据权利要求2所述的三维存储器的制作方法，其特征在于，所述基底包括衬底，且所述方法还包括：在形成所述第一外延部时，同时在经由所述沟道孔底部露出的所述衬底表面上形成第二外延部。4.根据权利要求1所述的三维存储器的制作方法，其特征在于，所述缩小所述沟道孔贯穿所述停止层的第一孔段的孔径缩径的步骤，具体包括：对所述第一孔段的内壁进行氧化处理，使所述第一孔段的内壁露出的部分停止层被氧化为氧化物部，所述氧化物部从所述停止层中未被氧化的剩余停止层向所述第一孔段内的方向延伸至所述第一孔段内，以缩小所述第一孔段的孔径。5.根据权利要求1至4任一项所述的三维存储器的制作方法，其特征在于，所述在孔径缩小后的所述沟道孔中形成沟道结构的步骤，具体包括：在孔径缩小后的所述沟道孔的内壁上，形成包括沟道层的沟道结构；在所述在孔径缩小后的所述沟道孔中形成沟道结构步骤之后，所述方法还包括：去除所述基底，并露出所述沟道层的端部；在所述停止层背离所述叠层结构的一侧形成覆盖且连接所述沟道层的端部的共源极层。6.根据权利要求5所述的三维存储器的制作方法，其特征在于，所述沟道结构还包括存储功能层，所述存储功能层和所述沟道层依次形成于孔径缩小后的所述沟道孔的内壁上，且孔径缩小后的所述第一孔段的孔径大于所述存储功能层的厚度的两倍。7.根据权利要求6所述的三维存储器的制作方法，其特征在于，所述去除所述基底，并露出所述沟道层的端部的步骤，具体包括：对所述基底和所述沟道结构的延伸至所述基底内的端部进行研磨，直至露出所述停止层和所述沟道层的端部。8.根据权利要求5所述的三维存储器的制作方法，其特征在于，孔径缩小后的所述第一孔段的孔径等于零。9.根据权利要求1所述的三维存储器的制作方法，其特征在于，所述形成叠层结构的步骤包括：在所述停止层上形成第一堆栈结构；形成第一沟道孔，所述第一沟道孔贯穿所述第一堆栈结构和所述停止层，并延伸至所述基底内；
在所述第一沟道孔中形成牺牲材料层；在所述第一堆栈结构和所述牺牲材料层上形成第二堆栈结构，以得到包括所述第一堆栈结构和所述第二堆栈结构的叠层结构；且所述形成沟道孔的步骤包括：形成贯穿所述第二堆栈结构的第二沟道孔，所述第二沟道孔露出所...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：