三维存储器及其制备方法技术

本申请提供了一种三维存储器及其制备方法，该制备方法包括：在衬底上形成叠层结构；形成贯穿所述叠层结构并延伸至所述衬底中的沟道孔；在所述沟道孔的内壁上依次形成功能层、沟道层、第一绝缘层和导电层以形成沟道结构，其中所述第一绝缘层将所述导电层和所述沟道层隔开；去除至少部分所述衬底和部分所述沟道结构，以暴露所述沟道层和所述导电层；以及形成与所述暴露的沟道层和导电层接触的半导体层。层。层。

【技术实现步骤摘要】
三维存储器及其制备方法


[0001]本申请涉及三维存储器
，更具体的，涉及一种三维存储器的制备方法及三维存储器。

技术介绍

[0002]存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维存储器(即，3D存储器件)。三维存储器包括沿着垂直方向叠层的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。
[0003]在NAND结构的三维存储器中，包括由栅极层和电介质层交替叠层形成的堆叠结构，并在堆叠结构中形成有沟道孔，通常在沟道孔中沉积氧化硅
‑
氮化硅
‑
氧化硅(ONO)结构的功能层和多晶硅沟道层以形成存储单元串，堆叠结构中的栅极层作为每一层存储单元的字线(WL)，通过在字线施加电压对多晶硅沟道层的载流子进行控制，从而实现叠层式的3D NAND存储器件。
[0004]目前3D NAND存储器件存在以下问题：当栅极层与沟道层间的氧化硅
‑<br/>氮化硅...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制备方法，其特征在于，所述方法包括：在衬底上形成叠层结构；形成贯穿所述叠层结构并延伸至所述衬底中的沟道孔；在所述沟道孔的内壁上依次形成功能层、沟道层、第一绝缘层和导电层以形成沟道结构，其中所述第一绝缘层将所述导电层和所述沟道层隔开；去除至少部分所述衬底和部分所述沟道结构，以暴露所述沟道层和所述导电层；以及形成与所述暴露的沟道层和导电层接触的半导体层。2.根据权利要求1所述的方法，其中，所述半导体层由N型或P型掺杂半导体材料形成，并与所述导电层电连接。3.根据权利要求1所述的方法，其中，所述半导体层与所述沟道层形成PN结接触。4.根据权利要求1所述的方法，其中，所述方法还包括：在所述沟道结构的远离所述衬底的顶部形成沟道插塞，所述沟道插塞与所述沟道层电连接，且与所述导电层电隔离。5.根据权利要求4所述的方法，其中，在所述沟道结构的远离所述衬底的顶部形成沟道插塞的方法包括：去除所述导电层的远离所述衬底的顶部部分，以形成第一凹槽；在所述第一凹槽内形成覆盖所述导电层的第二绝缘层，所述第二绝缘层与所述第一绝缘层接触；去除所述第二绝缘层的远离所述衬底的顶部部分，以形成第二凹槽；在所述第二凹槽内形成填充层，所述填充层与所述沟道层电接触；以及对所述填充层进行图案化处理以形成沟道插塞。6.根据权利要求1所述的方法，其中，所述叠层结构包括交替叠置的牺牲层和电介质层，所述方法还包括：将所述牺牲层置换为栅极层。7.根据权利要求6所述的方法，其中，所述方法还包括：在所述栅极层和所述电介质层交替叠置的堆叠结构的远离所述衬底的一侧连接外围电路芯片。8.根据权利...

【专利技术属性】
技术研发人员：吴继君，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：