用于3D存储器的金属互连层及其制造方法技术

本发明专利技术公开了一种用于3D存储器的金属互连层及其制造方法，所述3D存储器包括基底，所述制造方法包括：在所述基底上形成间隔排列的多个金属连线，相邻的金属连线间形成第一沟道；沉积第一介质层，以在所述第一沟道内形成不完全封闭的气隙；采用等离子轰击使得所述气隙的轮廓下移；沉积第二介质层，以在所述第一沟道内形成封闭的气隙，在初步沉积第一介质层后，形成并未完全封闭的气隙，通过等离子轰击切削气隙的开口，将气隙轮廓的上端下移，并再次沉积第二介质层封闭气隙，从而实现降低气隙的目的，有效避免因气隙位置过高导致后续工艺中气隙上方崩塌的问题，在降低RC延迟的情况下提高产品良率和可靠性。提高产品良率和可靠性。提高产品良率和可靠性。

【技术实现步骤摘要】
用于3D存储器的金属互连层及其制造方法


[0001]本专利技术涉及半导体制造
，特别涉及一种用于3D存储器的金属互连层及其制造方法。

技术介绍

[0002]存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸(Critical Dimension，CD)越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。
[0003]现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。
[0004]随着半导体器件特征尺寸越来越小，器件以及金属连线的密度急剧增大，相邻金属连线之间的寄生电容也越来越大，导致其RC延迟本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于3D存储器的金属互连层的制造方法，所述3D存储器包括基底，所述制造方法包括：在所述基底上形成间隔排列的多个金属连线，相邻的金属连线间形成第一沟道；沉积第一介质层，以在所述第一沟道内形成不完全封闭的气隙；采用等离子轰击使得所述气隙的轮廓下移；沉积第二介质层，以在所述第一沟道内形成封闭的气隙。2.根据权利要求1所述的制造方法，其中，所述采用等离子轰击使得所述气隙的轮廓下移包括：采用等离子轰击切削所述不完全封闭的气隙的开口处，以使得所述气隙轮廓的上端下移。3.根据权利要求1所述的制造方法，其中，在所述沉积第二介质层的步骤之后，还包括：采用化学机械研磨平坦化所述第二介质层。4.根据权利要求1所述的制造方法，所述在所述基底上形成间隔排列的多个金属连线包括：在所述基底上形成牺牲层；在所述牺牲层上形成掩膜并图案化所述掩膜；根据图案化的所述掩膜刻蚀所示牺牲层直至暴露所述基底，以形成第二沟道；沉积金属层直至充满所述第二沟道；平坦化所述金属层直至暴露出所述牺牲层的上表面；去除所述牺牲层以形成...

【专利技术属性】
技术研发人员：张佳新，王雄禹，张莉，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：