半导体器件的制作方法、半导体器件及存储器系统技术方案

本申请提供一种半导体器件的制作方法、半导体器件及存储器系统，该制作方法包括：在衬底上形成介质层和多个间隔设置的第一浅隔离槽，衬底包括第一区域和第二区域，介质层填充第一浅隔离槽，第一浅隔离槽位于第一区域中，相邻两个第一浅隔离槽之间的衬底形成鳍部；形成第一开口和至少两个第二开口，第一开口暴露出鳍部的顶端，第二开口贯穿第二区域上的介质层；形成第一栅极结构和第二栅极结构，第一栅极结构包裹顶端，第二栅极结构位于相邻两个第二开口之间的介质层上；通过第二开口，在第二区域中形成源极和漏极，从而能简化半导体器件的制作工艺，降低工艺成本。降低工艺成本。降低工艺成本。

【技术实现步骤摘要】
半导体器件的制作方法、半导体器件及存储器系统


[0001]本专利技术涉及半导体
，具体涉及一种半导体器件的制作方法、半导体器件及存储器系统。

技术介绍

[0002]在3D NAND三维存储器中，外围电路是核心部件之一，其主要用于逻辑运算，以及通过金属连线控制和检测三维存储器中各存储单元的开关状态以实现数据的存储和读取。
[0003]外围电路中的电子元器件主要包括MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金属
‑
氧化物半导体场效应晶体管)，且根据MOSFET工作电压的不同，可以分为高压MOS管和低压MOS管。但是，现有外围电路制作工艺中，MOS管的整体制作工艺较复杂，不利于降低工艺成本。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件的制作方法、半导体器件及存储器系统，能简化电子元器件的制作工艺，降低制作成本。
[0005]为了解决本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述衬底上形成介质层和多个间隔设置的第一浅隔离槽，所述介质层填充所述第一浅隔离槽，所述第一浅隔离槽位于所述第一区域中，相邻两个所述第一浅隔离槽之间的所述衬底形成鳍部；在所述介质层中形成第一开口和至少两个第二开口，所述第一开口延伸至所述第一浅隔离槽内，且暴露出所述鳍部的顶端，所述第二开口位于所述第二区域上且贯穿所述介质层；形成第一栅极结构和第二栅极结构，所述第一栅极结构包裹所述顶端，所述第二栅极结构位于相邻两个所述第二开口之间的所述介质层上；通过所述第二开口，在所述第二区域中形成源极和漏极。2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述在所述介质层中形成第一开口和至少两个第二开口的步骤，包括：在所述介质层上形成第二掩膜层；通过同一掩模版，在所述第二掩膜层上形成图案化的第二光阻层，所述第二光阻层中形成有贯穿所述第二光阻层的第一初形开口和至少两个第二初形开口，所述第二初形开口的位置对应于所述第二区域，所述第一初形开口的位置对应于所述第一区域；通过所述第一初形开口，在所述介质层中形成第一开口，同时，通过所述第二初形开口，在所述介质层中形成第二开口。3.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述介质层包括栅介质层、第一掩膜层和填充层，所述在所述衬底上形成介质层和多个间隔设置的第一浅隔离槽的步骤，包括：在所述衬底上形成所述栅介质层；在所述栅介质层上形成所述第一掩膜层；形成间隔设置的多个第一浅隔离槽，所述第一浅隔离槽贯穿所述第一掩膜层，且延伸至所述第一区域中的所述衬底内；在所述第一掩膜层上形成填充层，所述填充层填充所述第一浅隔离槽。4.根据权利要求3所述的半导体器件的制作方法，其特征在于，所述通过所述第一初形开口，在所述介质层中形成所述第一开口，同时，通过所述第二初形开口，在所述介质层中形成所述第二开口的步骤，包括：通过所述第一初形开口，形成贯穿所述第二掩膜层并延伸至所述第一浅隔离槽内的第一刻蚀开口，所述第一...

【专利技术属性】
技术研发人员：郭申，张志雄，桑瑞，李刚，张成，谢海波，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：