半导体元件及其制造方法技术

技术编号:33514181 阅读:35 留言:0更新日期:2022-05-19 01:22
一种半导体元件及其制造方法,半导体元件包含第一介电层位于元件基底层之上,第一介电层有具第一侧壁的第一开口;第一内连部延伸通过第一开口;以及覆盖层位于第一内连部的上表面之上,其中覆盖层包含第一金属、碳、与氮。与氮。与氮。

【技术实现步骤摘要】
半导体元件及其制造方法


[0001]本揭露的实施方式是有关于一种半导体元件及其制造方法。

技术介绍

[0002]电流侵蚀在半导体元件内连部的导电材料中造成空隙与点蚀,而降低元件的可靠度与有用元件的寿命。电流侵蚀是由半导体元件制造制程期间的晶圆上的电荷积聚所造成。半导体元件内连中的空隙促成电迁移缺陷、电压元与电路构件之间的电阻增加、以及电路构件性能的不匹配。在半导体元件的制造流程期间,暴露于强酸与碱会恶化电流侵蚀与点蚀。

技术实现思路

[0003]一个广义态样包含一种半导体元件。此半导体元件亦包含第一介电层位于元件基底层上方,第一介电层具有贯穿其中的第一开口,第一开口具有第一侧壁;第一内连部延伸通过第一开口;以及覆盖层位于第一内连部的上表面的上方,其中覆盖层可包含第一金属、碳、与氮。此态样的其他实施方式包含对应的计算机系统、设备、与记录在一或多个计算机储存装置上的计算机程序,这些均配置以进行方法的动作。
[0004]一个广义的态样包含一种半导体元件的制造方法。此方法亦包含沉积第一介电层于半导体元件的基底层的上方;形成第一开口穿过第一介电层,以暴露出半导体元件的基底层;形成第一内连部于第一开口中;形成覆盖层,覆盖层可包含第一金属位于内连部的上表面的上方;以及改质覆盖层以具有有机金属薄膜。此态样的其他实施方式包含对应的计算机系统、设备、与记录在一或多个计算机储存装置上的计算机程序,这些均配置以进行方法的动作。
[0005]一个广义的态样包含一种半导体元件的制造方法。此方法亦包含沉积介电层于内连部的上方;形成开口穿过介电层,以暴露内连部,其中开口形成介电层的侧壁;中和半导体元件上的电荷积聚;沉积衬垫于介电层的侧壁上;以及以导电材料填充开口。此态样的其他实施方式包含对应的计算机系统、设备、与记录在一或多个计算机储存装置上的计算机程序,这些均配置以进行方法的动作。
附图说明
[0006]从以下结合所附附图所做的详细描述,可对本揭露的态样有更佳的了解。需注意的是,根据业界的标准实务,各特征并未依比例绘示。事实上,为了使讨论更为清楚,各特征的尺寸都可任意地增加或缩减。
[0007]图1是绘示依照一些实施方式的一种半导体元件的制造方法的流程图;
[0008]图2A至图2G是绘示依照一些实施方式的一种半导体元件在各个制造阶段期间的剖面图;
[0009]图3A至图3D是绘示依照一些实施方式的一种半导体元件的剖面图;
[0010]图4是绘示依照一些实施方式在制造制程的数个步骤的晶圆电荷积聚的曲线图;
[0011]图5是绘示依照一些实施方式的一种电子设计自动化(EDA)系统的方块图;
[0012]图6是绘示依照一些实施方式的一种集成电路(IC)制造系统及与其相关的集成电路制造流程的方块图。
[0013]【符号说明】
[0014]100:方法
[0015]102:操作
[0016]104:操作
[0017]106:操作
[0018]108:操作
[0019]110:操作
[0020]112:操作
[0021]114:操作
[0022]116:操作
[0023]118:操作
[0024]120:操作
[0025]122:操作
[0026]124:操作
[0027]126:操作
[0028]128:操作
[0029]130:操作
[0030]200:半导体元件
[0031]201:半导体基底
[0032]202:介电层
[0033]204:开口
[0034]204A:侧壁
[0035]206:衬垫
[0036]208:晶种层
[0037]210:导电材料
[0038]212:覆盖层
[0039]213:内连部
[0040]215:内连部
[0041]216:蚀刻停止层
[0042]218:蚀刻停止层
[0043]220:蚀刻停止层
[0044]222:介电层
[0045]224:开口
[0046]224A:介层窗开口
[0047]224B:沟渠开口
[0048]225:电荷中和残余物
[0049]225A:电荷中和残余物
[0050]226:衬垫
[0051]227:晶种层
[0052]228:导电材料
[0053]230:接触
[0054]232:导电线
[0055]301:半导体基底
[0056]302:介电层
[0057]304A:侧壁
[0058]306:衬垫
[0059]308:晶种层
[0060]310:导电材料
[0061]312:覆盖层
[0062]313:内连部
[0063]313A:内连部
[0064]315A:内连部
[0065]315B:内连部
[0066]315C:内连部
[0067]316:蚀刻停止层
[0068]318:蚀刻停止层
[0069]320:蚀刻停止层
[0070]322:介电层
[0071]324:开口
[0072]324A:开口
[0073]324B:开口
[0074]324C:开口
[0075]324D:开口
[0076]324E:下部
[0077]325:电荷中和残余物
[0078]326:衬垫
[0079]326A:衬垫
[0080]327A:晶种层
[0081]328:导电材料
[0082]328A:导电材料
[0083]330:介层窗
[0084]330A:导线
[0085]332:沟渠/导线
[0086]340:半导体元件
[0087]345:半导体元件
[0088]355:半导体元件
[0089]400:曲线图
[0090]402:第一组
[0091]404:第二组
[0092]500:系统
[0093]502:处理器
[0094]504:储存媒体
[0095]506:计算机程序码/指令
[0096]507:标准单元库
[0097]508:总线
[0098]509:布局图
[0099]510:输入/输出接口
[0100]512:网络接口
[0101]514:网络
[0102]542:使用者界面
[0103]600:系统
[0104]620:设计公司
[0105]622:集成电路设计布局图
[0106]630:光罩公司
[0107]632:数据准备
[0108]644:光罩制造本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种半导体元件,其特征在于,该半导体元件包含:一第一介电层,位于一元件基底层的上方,该第一介电层具有贯穿其中的一第一开口,该第一开口具有一第一侧壁;一第一内连部,延伸通过该第一开口;以及一覆盖层,位于该第一内连部的一上表面的上方,其中该覆盖层包含一第一金属、碳、与氮。2.根据权利要求1所述的半导体元件,其特征在于,该第一金属包含钴。3.根据权利要求1所述的半导体元件,其特征在于,该半导体元件还包含:一衬垫层,包含一第二金属的一氮化物,其中该衬垫层介于该第一开口的该第一侧壁与该第一内连部之间;以及一晶种层,包含该第一金属,其中该晶种层介于该衬垫层与该第一内连部之间。4.根据权利要求3所述的半导体元件,其特征在于,该第一金属包含钴,以及该第二金属包含钽。5.一种半导体元件的制造方法,其特征在于,该方法包含:沉积一第一介电层于该半导体元件的一基底层的上方;形成一第一开口穿过该第一介电层,以暴露出该半导体元件的该基底层;形成一第一内连部于该第一开口中;形成一覆盖层,该覆盖层包含一第一金属位于该内连部的一上表面的上方;以及改质该覆盖层以具有一有机金属薄膜。6.根据权利要求5所述的方法,其特征...

【专利技术属性】
技术研发人员:摩尔
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1