半导体封装方法及半导体封装结构技术

本申请提供一种半导体封装方法及半导体封装结构。所述半导体封装方法包括：将第一裸片贴装于载板上，第一裸片具有正面，第一裸片的正面朝向所述载板的表面，第一裸片的正面设有焊垫；形成包封层，包封层覆盖在载板上，包封住第一裸片；剥离载板，露出第一裸片的正面；在第一裸片的正面形成第一导电结构，第一导电结构包括与第一裸片的焊垫电连接的第一再布线层以及位于第一再布线层背离第一裸片一侧的第一导电凸柱；将第二裸片贴装在第一再布线层背离第一裸片的一侧，第二裸片具有正面，第二裸片的正面背离第一再布线层，第二裸片的正面设有焊垫；形成第二导电结构，第二导电结构将第一导电凸柱与第二裸片的焊垫电连接。第一导电凸柱与第二裸片的焊垫电连接。第一导电凸柱与第二裸片的焊垫电连接。

【技术实现步骤摘要】
半导体封装方法及半导体封装结构


[0001]本申请涉及半导体
，特别涉及一种半导体封装方法及半导体封装结构。

技术介绍

[0002]在半导体封装技术中，常常将具有不同功能的裸片封装在一个封装结构中，以形成特定作用，以得到多芯片组件multi-chip module(MCM)，多芯片组件具有高性能和多功能化等优势。
[0003]随着电子设备小型化轻量化的发展，结构紧凑、体积小的多芯片组件受到越来越多的市场青睐。因此如何减小多芯片组件的体积成为研究的热点。

技术实现思路

[0004]本申请实施例的第一方面提供了一种半导体封装方法。所述半导体封装方法包括：
[0005]将第一裸片贴装于载板上，所述第一裸片具有正面，所述第一裸片的正面朝向所述载板的表面，所述第一裸片的正面设有焊垫；
[0006]形成包封层，所述包封层覆盖在所述载板上，包封住所述第一裸片；
[0007]剥离所述载板，露出所述第一裸片的正面；
[0008]在所述第一裸片的正面形成第一导电结构，所述第一导电结构包括与所述第一裸片的焊垫电连接的第一再布线层以及位于所述第一再布线层背离所述第一裸片一侧的第一导电凸柱；
[0009]将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧，所述第二裸片具有正面，所述第二裸片的正面背离所述第一再布线层，所述第二裸片的正面设有焊垫；
[0010]形成第二导电结构，所述第二导电结构将所述第一导电凸柱与所述第二裸片的焊垫电连接。
[0011]在一个实施例中，所述包封层包括相对的第一表面与第二表面，所述第一表面背离所述第一导电结构，所述第一再布线层在所述第一表面上的正投影的一部分位于所述第一裸片在所述第一表面上的正投影之外；
[0012]所述第一导电凸柱在所述第一表面上的正投影位于所述第一裸片在所述第一表面上的正投影之外。
[0013]在一个实施例中，所述形成第二导电结构之前，所述半导体封装方法还包括：在所述第二裸片背离所述第一裸片的一侧形成第一介电层；所述第一介电层覆盖所述第一再布线层，所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔，所述第一导电凸柱的表面露出所述第一介电层；所述第二导电结构包括填充在所述第一开孔内的第一导电部及与位于所述第一介电层背离所述第二裸片一侧的第二再布线层，所述第一导电部将所述第二裸片的焊垫与所述第二再布线层电连接；
[0014]或者，
[0015]所述将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧，包括：将所述第一再布线层背离所述第一裸片的一侧施加介电材料；对所述介电材料加热，以使所述介电材料的粘度减小，并将第二裸片置于所述介电材料中；继续对所述介电材料加热，在所述介电材料降温后固化形成第一介电层，并使所述第二裸片固定在所述第一介电层中；所述第一介电层覆盖所述第一再布线层，所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔，所述第一导电凸柱的表面露出所述第一介电层；所述第二导电结构包括填充在所述第一开孔内的第一导电部及与位于所述第一介电层背离所述第二裸片一侧的第二再布线层，所述第一导电部将所述第二裸片的焊垫与所述第二再布线层电连接。
[0016]在一个实施例中，所述将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧，包括：
[0017]在所述第一再布线层背离所述第一裸片的一侧形成第一附接材料层；
[0018]将第二裸片贴附在所述第一附接材料层，所述第二裸片的正面背离所述第一附接材料层。
[0019]在一个实施例中，所述第二导电结构包括与所述第二裸片的焊垫电连接的第二再布线层及位于所述第二再布线层背离所述第二裸片一侧的第二导电凸柱；在所述形成第二导电结构之后，所述半导体封装方法还包括：
[0020]在所述第二再布线层背离所述第二裸片的一侧形成第二介电层，所述第二介电层覆盖所述第二再布线层，所述第二导电凸柱的表面露出所述第二介电层。
[0021]在一个实施例中，在所述第二再布线层背离所述第二裸片的一侧形成第二介电层之前，所述半导体封装方法还包括：
[0022]在所述第二再布线层背离所述第二裸片的一侧贴装第三裸片，所述第三裸片具有正面，所述第三裸片的正面背离所述第二再布线层，所述第三裸片的正面设有焊垫；
[0023]在所述第二再布线层背离所述第二裸片的一侧形成第二介电层之后，所述半导体封装方法还包括：
[0024]在所述第二介电层上形成暴露所述第三裸片的焊垫的第二开孔；
[0025]形成第三导电结构，所述第三导电结构将所述第二导电凸柱与所述第三裸片的焊垫电连接。
[0026]在一个实施例中，所述包封层包括相对的第一表面与第二表面，所述第一表面背离所述第一导电结构，所述第二再布线层在所述第一表面上的正投影的一部分位于所述第二裸片在所述第一表面上的正投影之外；
[0027]所述第二导电凸柱在所述第一表面上的正投影位于所述第二裸片在所述第一表面上的正投影之外。
[0028]在一个实施例中，所述第三导电结构包括填充在所述第二开孔内且与所述第三裸片的焊垫电连接的第二导电部、位于所述第二介电层背离所述第三裸片一侧且与所述第二导电部电连接的第三再布线层、及位于所述第三再布线层背离所述第二裸片一侧的第三导电凸柱；
[0029]在所述第二介电层背离所述第三裸片的一侧形成第三导电结构之后，所述半导体封装方法还包括：
[0030]在所述第三再布线层背离所述第三裸片的一侧形成第三介电层，所述第三介电层
覆盖所述第三再布线层，所述第三导电凸柱的表面露出所述第三介电层。
[0031]在一个实施例中，所述在所述第二再布线层背离所述第二裸片的一侧贴装第三裸片，包括：
[0032]在所述第二再布线层背离所述第二裸片的一侧形成第二附接材料层；
[0033]将第三裸片贴附在所述第二附接材料层，所述第三裸片的正面背离所述第二附接材料层。
[0034]在一个实施例中，所述第一裸片的正面还形成有保护层，所述保护层上设有暴露所述第一裸片的焊垫的第三开孔，所述第三开孔内设有第三导电部，所述第三导电部将所述第一裸片的焊垫与所述第一再布线层电连接。
[0035]本申请实施例的第二方面提供了一种半导体封装结构，所述半导体封装结构包括：
[0036]包封层，所述包封层上设有内凹的腔体；
[0037]第一裸片，位于所述腔体内，所述第一裸片具有正面，所述第一裸片的正面设有焊垫，所述第一裸片的正面露出所述包封层；
[0038]第一导电结构，位于所述第一裸片的正面，所述第一导电结构包括与所述第一裸片的焊垫电连接的第一再布线层以及位于所述第一再布线层背离所述第一裸片一侧的第一导电凸柱；
[0039]第二裸片，位于所述第一再布线层背离所述第一裸片的一侧，所述第二裸片具有正面，所述第二裸片的正面背离所述第一再布线层，所述第二裸片的正面设有焊垫；
[0040]第二导电结构本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装方法，其特征在于，所述半导体封装方法包括：将第一裸片贴装于载板上，所述第一裸片具有正面，所述第一裸片的正面朝向所述载板的表面，所述第一裸片的正面设有焊垫；形成包封层，所述包封层覆盖在所述载板上，包封住所述第一裸片；剥离所述载板，露出所述第一裸片的正面；在所述第一裸片的正面形成第一导电结构，所述第一导电结构包括与所述第一裸片的焊垫电连接的第一再布线层以及位于所述第一再布线层背离所述第一裸片一侧的第一导电凸柱；将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧，所述第二裸片具有正面，所述第二裸片的正面背离所述第一再布线层，所述第二裸片的正面设有焊垫；形成第二导电结构，所述第二导电结构将所述第一导电凸柱与所述第二裸片的焊垫电连接。2.根据权利要求1所述的半导体封装方法，其特征在于，所述包封层包括相对的第一表面与第二表面，所述第一表面背离所述第一导电结构，所述第一再布线层在所述第一表面上的正投影的一部分位于所述第一裸片在所述第一表面上的正投影之外；所述第一导电凸柱在所述第一表面上的正投影位于所述第一裸片在所述第一表面上的正投影之外。3.根据权利要求1所述的半导体封装方法，其特征在于，所述形成第二导电结构之前，所述半导体封装方法还包括：在所述第二裸片背离所述第一裸片的一侧形成第一介电层；所述第一介电层覆盖所述第一再布线层，所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔，所述第一导电凸柱的表面露出所述第一介电层；所述第二导电结构包括填充在所述第一开孔内的第一导电部及与位于所述第一介电层背离所述第二裸片一侧的第二再布线层，所述第一导电部将所述第二裸片的焊垫与所述第二再布线层电连接；或者，所述将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧，包括：将所述第一再布线层背离所述第一裸片的一侧施加介电材料；对所述介电材料加热，以使所述介电材料的粘度减小，并将第二裸片置于所述介电材料中；继续对所述介电材料加热，在所述介电材料降温后固化形成第一介电层，并使所述第二裸片固定在所述第一介电层中；所述第一介电层覆盖所述第一再布线层，所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔，所述第一导电凸柱的表面露出所述第一介电层；所述第二导电结构包括填充在所述第一开孔内的第一导电部及与位于所述第一介电层背离所述第二裸片一侧的第二再布线层，所述第一导电部将所述第二裸片的焊垫与所述第二再布线层电连接。4.根据权利要求1所述的半导体封装方法，其特征在于，所述第二导电结构包括与所述第二裸片的焊垫电连接的第二再布线层及位于所述第二再布线层背离所述第二裸片一侧的第二导电凸柱；在所述形成第二导电结构之后，所述半导体封装方法还包括：在所述第二再布线层背离所述第二裸片的一侧形成第二介电层，所述第二介电层覆盖所述第二再布线层，所述第二导电凸柱的表面露出所述第二介电层。5.根据权利要求4所述的半导体封装方法，其特征在于，在所述第二再布线层背离所述第二裸片的一侧形成第二介电层之前，所述半导体封装方法还包括：
在所述第二再布线层背离所述第二裸片的一侧贴装第三裸片，所述第三裸片具有正面，所述第三裸片的正面背离所述第二再布线层，所述第三裸片的正面设有焊垫；在所述第二再布线层背离所述第二裸片的一侧形成第二介电层之后，所述半导体封装方法还包括：在所述第二介电层上形成暴露所述第三裸片的焊垫的第二开孔；形成第三导电结构，所述第三导电结构将所述第二导电凸柱与所述第三裸片的焊垫电连接。6.根据权利要求5所述的半导体封装方法，其特征在于，所述包封层包括相对的第一表面与第二表面，所述第一表面背离所述第一导电结构，所述第二再布线层在所述第一表面上的正投影的一部分位于所述第二裸片在所述第一表面上的正投影之外；所述第二导电凸柱在所述第一表面上的正投影位于所述第二裸片在所述第一表面上的正投影之外。7.根据权利要求5所述的半导体封装方法，其特征在于，所述第三导电结构包括填充在所述第二开孔内且与所述第三裸片的焊垫电连接的第二导电部、位于所述第二介电层背离所述第三裸片一侧且与所述第二导电部电连接的第三再布线层...

【专利技术属性】
技术研发人员：周辉星，
申请(专利权)人：矽磐微电子重庆有限公司，
类型：发明
国别省市：