半导体封装方法及半导体封装结构技术

本申请提供一种半导体封装方法及半导体封装结构。所述半导体封装方法包括：形成包封结构，包封结构包括包封层及第一裸片，包封层上设有内凹的腔体，第一裸片位于腔体内，第一裸片的正面设有焊垫；在第一裸片的正面形成第一导电结构，第一导电结构包括与第一裸片的焊垫电连接的第一再布线层以及第一导电凸柱；将第二裸片贴装在第一再布线层背离第一裸片的一侧，所述第二裸片的正面背离所述第一再布线层；形成第二导电结构，第二导电结构将第一导电凸柱与第二裸片的焊垫电连接；在包封层上形成通孔；形成第三导电结构，第三导电结构通过位于通孔中的第一导电部与第一导电结构电连接；在第三导电结构背离包封层的一侧设置被动件。件。件。

【技术实现步骤摘要】
半导体封装方法及半导体封装结构


[0001]本申请涉及半导体
，特别涉及一种半导体封装方法及半导体封装结构。

技术介绍

[0002]在半导体封装技术中，常常将具有不同功能的裸片封装在一个封装结构中，以形成特定作用，以得到多芯片组件multi-chip module(MCM)，多芯片组件具有高性能和多功能化等优势。
[0003]随着电子设备小型化轻量化的发展，结构紧凑、体积小的多芯片组件受到越来越多的市场青睐。因此如何减小多芯片组件的体积成为研究的热点。

技术实现思路

[0004]本申请实施例的第一方面提供了一种半导体封装方法。所述半导体封装方法包括：
[0005]形成包封结构，所述包封结构包括包封层及第一裸片，所述包封层上设有内凹的腔体，所述第一裸片位于所述腔体内，所述第一裸片具有正面，所述第一裸片的正面设有焊垫；
[0006]在所述第一裸片的正面形成第一导电结构，所述第一导电结构包括与所述第一裸片的焊垫电连接的第一再布线层以及位于所述第一再布线层背离所述第一裸片一侧的第一导电凸柱；
[0007]将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧，所述第二裸片具有正面，所述第二裸片的正面背离所述第一再布线层，所述第二裸片的正面设有焊垫；
[0008]形成第二导电结构，所述第二导电结构将所述第一导电凸柱与所述第二裸片的焊垫电连接；
[0009]在所述包封层上形成通孔；
[0010]形成第三导电结构，所述第三导电结构位于所述包封层背离所述第一裸片的正面的一侧，通过位于所述通孔中的第一导电部与所述第一导电结构电连接；
[0011]在所述第三导电结构背离所述包封层的一侧设置被动件，所述被动件与所述第三导电结构电连接。
[0012]在一个实施例中，所述包封层包括相对的第一表面与第二表面，所述第一表面背离所述第一导电结构，所述第一再布线层在所述第一表面上的正投影的一部分位于所述第一裸片在所述第一表面上的正投影之外；
[0013]所述第一导电凸柱在所述第一表面上的正投影位于所述第一裸片在所述第一表面上的正投影之外。
[0014]在一个实施例中，所述形成第二导电结构之前，所述半导体封装方法还包括：在所述第二裸片背离所述第一裸片的一侧形成第一介电层；所述第一介电层覆盖所述第一再布线层，所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔，所述第一导电凸柱的
表面露出所述第一介电层；所述第二导电结构包括填充在所述第一开孔内的第二导电部，所述第二导电部将所述第二裸片的焊垫电连接；
[0015]或者，
[0016]所述将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧，包括：将所述第一再布线层背离所述第一裸片的一侧施加介电材料；对所述介电材料加热，以使所述介电材料的粘度减小，并将第二裸片置于所述介电材料中；继续对所述介电材料加热，在所述介电材料降温后固化形成第一介电层，并使所述第二裸片固定在所述第一介电层中；所述第一介电层覆盖所述第一再布线层，所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔，所述第一导电凸柱的表面露出所述第一介电层；所述第二导电结构包括填充在所述第一开孔内的第二导电部，所述第二导电部将所述第二裸片的焊垫电连接。
[0017]在一个实施例中，所述第二导电结构包括与所述第二裸片的焊垫电连接的第二再布线层、及位于所述第二再布线层背离所述第二裸片一侧的第二导电凸柱；在所述形成第二导电结构之后，所述半导体封装方法还包括：
[0018]在所述第二再布线层背离所述第二裸片的一侧形成第二介电层，所述第二介电层覆盖所述第二再布线层，所述第二导电凸柱的表面露出所述第二介电层。
[0019]在一个实施例中，所述第三导电结构包括位于所述包封层背离所述第一裸片一侧的第三再布线层及位于所述第三再布线层背离所述第一裸片一侧的第三导电凸柱，所述第三再布线层与所述第一导电部电连接；
[0020]所述形成第三导电结构之后，所述半导体封装方法还包括：
[0021]形成第三介电层，所述第三介电层覆盖所述第三再布线层，且所述第三导电凸柱背离所述第一裸片的表面露出所述第三介电层。
[0022]在一个实施例中，所述在所述包封层上形成通孔的步骤于所述在所述第一裸片的正面形成第一导电结构的步骤之前执行；或者，所述在所述包封层上形成通孔的步骤于所述在所述第一裸片的正面形成第一导电结构的步骤之后执行。
[0023]本申请实施例的第二方面提供了一种半导体封装结构，所述半导体封装结构包括：
[0024]包封层，所述包封层上设有内凹的腔体，所述包封层上设有通孔，所述通孔内设有第一导电部；
[0025]第一裸片，位于所述腔体内，所述第一裸片具有正面，所述第一裸片的正面设有焊垫；
[0026]第一导电结构，位于所述第一裸片的正面，所述第一导电结构包括与所述第一裸片的焊垫电连接的第一再布线层以及位于所述第一再布线层背离所述第一裸片一侧的第一导电凸柱；
[0027]第二裸片，位于所述第一再布线层背离所述第一裸片的一侧，所述第二裸片具有正面，所述第二裸片的正面背离所述第一再布线层，所述第二裸片的正面设有焊垫；
[0028]第二导电结构，位于所述第二裸片背离所述第一裸片的一侧，所述第二导电结构将所述第一导电凸柱与所述第二裸片的焊垫电连接；
[0029]第三导电结构，所述第三导电结构位于所述包封层背离所述第一裸片的正面的一侧，通过所述第一导电部与所述第一导电结构电连接；
[0030]被动件，设置在所述第三导电结构背离所述包封层的一侧，与所述第三导电结构电连接。
[0031]在一个实施例中，所述包封层包括相对的第一表面与第二表面，所述第一表面背离所述第一导电结构，所述第一再布线层在所述第一表面上的正投影的一部分位于所述第一裸片在所述第一表面上的正投影之外；
[0032]所述第一导电凸柱在所述第一表面上的正投影位于所述第一裸片在所述第一表面上的正投影之外。
[0033]在一个实施例中，所述半导体封装结构还包括附接材料层，所述第二裸片通过所述附接材料层贴装在所述第一再布线层上；或者，
[0034]所述半导体封装结构还包括位于第一再布线层背离所述第一裸片一侧的第一介电层，所述第二裸片背离所述第一裸片的表面、所述第二裸片朝向所述第一裸片的表面及所述第二裸片的侧面均被所述第一介电层包覆。
[0035]在一个实施例中，所述半导体封装结构还包括位于所述第一再布线层背离所述第一裸片的一侧的第一介电层，所述第一介电层覆盖所述第一再布线层，所述第一导电凸柱的表面露出所述第一介电层；所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔；所述第二导电结构包括填充在所述第一开孔内的第二导电部及位于所述第一介电层背离所述第二裸片一侧的第二再布线层。
[0036]在一个实施例中，所述第二导电结构包括与所述第二裸片的焊垫电连接的第二再布线层及位于所述第二再布线本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装方法，其特征在于，所述半导体封装方法包括：形成包封结构，所述包封结构包括包封层及第一裸片，所述包封层上设有内凹的腔体，所述第一裸片位于所述腔体内，所述第一裸片具有正面，所述第一裸片的正面设有焊垫；在所述第一裸片的正面形成第一导电结构，所述第一导电结构包括与所述第一裸片的焊垫电连接的第一再布线层以及位于所述第一再布线层背离所述第一裸片一侧的第一导电凸柱；将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧，所述第二裸片具有正面，所述第二裸片的正面背离所述第一再布线层，所述第二裸片的正面设有焊垫；形成第二导电结构，所述第二导电结构将所述第一导电凸柱与所述第二裸片的焊垫电连接；在所述包封层上形成通孔；形成第三导电结构，所述第三导电结构位于所述包封层背离所述第一裸片的正面的一侧，通过位于所述通孔中的第一导电部与所述第一导电结构电连接；在所述第三导电结构背离所述包封层的一侧设置被动件，所述被动件与所述第三导电结构电连接。2.根据权利要求1所述的半导体封装方法，其特征在于，所述包封层包括相对的第一表面与第二表面，所述第一表面背离所述第一导电结构，所述第一再布线层在所述第一表面上的正投影的一部分位于所述第一裸片在所述第一表面上的正投影之外；所述第一导电凸柱在所述第一表面上的正投影位于所述第一裸片在所述第一表面上的正投影之外。3.根据权利要求1所述的半导体封装方法，其特征在于，所述形成第二导电结构之前，所述半导体封装方法还包括：在所述第二裸片背离所述第一裸片的一侧形成第一介电层；所述第一介电层覆盖所述第一再布线层，所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔，所述第一导电凸柱的表面露出所述第一介电层；所述第二导电结构包括填充在所述第一开孔内的第二导电部，所述第二导电部将所述第二裸片的焊垫电连接；或者，所述将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧，包括：将所述第一再布线层背离所述第一裸片的一侧施加介电材料；对所述介电材料加热，以使所述介电材料的粘度减小，并将第二裸片置于所述介电材料中；继续对所述介电材料加热，在所述介电材料降温后固化形成第一介电层，并使所述第二裸片固定在所述第一介电层中；所述第一介电层覆盖所述第一再布线层，所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔，所述第一导电凸柱的表面露出所述第一介电层；所述第二导电结构包括填充在所述第一开孔内的第二导电部，所述第二导电部将所述第二裸片的焊垫电连接。4.根据权利要求1所述的半导体封装方法，其特征在于，所述第二导电结构包括与所述第二裸片的焊垫电连接的第二再布线层、及位于所述第二再布线层背离所述第二裸片一侧的第二导电凸柱；在所述形成第二导电结构之后，所述半导体封装方法还包括：在所述第二再布线层背离所述第二裸片的一侧形成第二介电层，所述第二介电层覆盖所述第二再布线层，所述第二导电凸柱的表面露出所述第二介电层。5.根据权利要求1所述的半导体封装方法，其特征在于，所述第三导电结构包括位于所
述包封层背离所述第一裸片一侧的第三再布线层及位于所述第三再布线层背离所述第一裸片一侧的第三导电凸柱，所述第三再布线层与所述第一导电部电连接；所述形成第三导电结构之后，所述半导体封装方法还包括：形成第三介电层，所述第三介电层覆盖所述第三再布线层，且所述第三导电凸柱背离所述第一裸片的表面露出所述第三介电层...

【专利技术属性】
技术研发人员：周辉星，
申请(专利权)人：矽磐微电子重庆有限公司，
类型：发明
国别省市：