一种系统级芯片及其制作方法技术方案

本发明专利技术提供了一种系统级芯片及其制作方法，通过衬底基板的多晶硅衬底实现高阻率衬底，及通过衬底基板的单晶硅衬底实现低阻率衬底；进而能够通过高阻率的多晶硅衬底支持射频芯片结构的功能，及通过低阻率的单晶硅衬底支持逻辑控制芯片结构的功能，达到在系统级芯片中实现逻辑控制芯片结构和射频芯片结构兼容的目的。的目的。的目的。

【技术实现步骤摘要】
一种系统级芯片及其制作方法


[0001]本专利技术涉及半导体
，更为具体地说，涉及一种系统级芯片及其制作方法。

技术介绍

[0002]RF(Radio Frequency，射频)
‑
SOI(Silicon on Insulator，绝缘体上硅)已经牢牢把控4G手机射频开关市场；RF
‑
SOI技术目前已经成为4G手机开关类RF应用的主流技术，其市占率已经超过95％。FD
‑
SOI是全耗尽型绝缘衬底上硅技术，同传统基于体硅或者Fin
‑
FET相比具有灵活可调的背偏压可以极大得提高芯片性能，其在体硅中引入了超薄的埋氧层作为绝缘层，具有功耗低、速度快、抗辐射、可靠性高的特点，具备高性能运算能力。现有技术中，RF
‑
SOI和FD
‑
SOI采用完全不同电阻率的衬底，相关芯片结构无法实现兼容。

技术实现思路

[0003]有鉴于此，本专利技术提供了一种系统级芯片及其制作方法，有效解决现有技术存在的技术问题，在系统级芯片中实现了逻辑控制芯片结构和射频芯片结构的兼容。
[0004]为实现上述目的，本专利技术提供的技术方案如下：
[0005]一种系统级芯片的制作方法，包括：
[0006]提供单晶硅衬底；
[0007]在所述单晶硅衬底上形成埋氧层，所述埋氧层划分为逻辑区域和射频区域；
[0008]在所述埋氧层背离所述单晶硅衬底一侧形成芯片结构，所述芯片结构包括对应所述逻辑区域的逻辑控制芯片结构和第一连线焊盘，及对应所述射频区域的射频芯片结构及第二连线焊盘；
[0009]去除所述单晶硅衬底对应所述射频区域的部分形成镂空区；
[0010]在所述埋氧层朝向所述单晶硅衬底一侧，形成位于所述镂空区处的多晶硅衬底；
[0011]在所述单晶硅衬底及所述多晶硅衬底背离所述芯片结构一侧形成封装线路层，所述封装线路层通过过孔与所述第一连线焊盘和所述第二连线焊盘相连通。
[0012]可选的，在形成所述芯片结构后且形成所述镂空区前，还包括：
[0013]在所述芯片结构背离所述单晶硅衬底一侧形成键合支撑基板。
[0014]可选的，所述第一连线焊盘和所述第二连线焊盘为钨金属焊盘。
[0015]相应的，本专利技术还提供了一种系统级芯片的制作方法，包括：
[0016]提供多晶硅衬底；
[0017]在所述多晶硅衬底上形成埋氧层，所述埋氧层划分为逻辑区域和射频区域；
[0018]在所述埋氧层背离所述多晶硅衬底一侧形成芯片结构，所述芯片结构包括对应所述逻辑区域的逻辑控制芯片结构和第一连线焊盘，及对应所述射频区域的射频芯片结构及第二连线焊盘；
[0019]去除所述多晶硅衬底对应所述逻辑区域的部分形成镂空区；
[0020]在所述埋氧层朝向所述多晶硅衬底一侧，形成位于所述镂空区处的单晶硅衬底；
[0021]在所述单晶硅衬底及所述多晶硅衬底背离所述芯片结构一侧形成封装线路层，所述封装线路层通过过孔与所述第一连线焊盘和所述第二连线焊盘相连通。
[0022]可选的，在形成所述芯片结构后且形成所述镂空区前，还包括：
[0023]在所述芯片结构背离所述多晶硅衬底一侧形成键合支撑基板。
[0024]可选的，所述第一连线焊盘和所述第二连线焊盘为钨金属焊盘。
[0025]相应的，本专利技术还提供了一种系统级芯片，包括：
[0026]衬底基板，所述衬底基板划分为多晶硅衬底和单晶硅衬底；
[0027]位于所述衬底基板一侧表面的埋氧层，所述埋氧层划分为对应所述多晶硅衬底的射频区域和对应所述单晶硅衬底的逻辑区域；
[0028]位于所述埋氧层背离所述衬底基板一侧形成芯片结构，所述芯片结构包括对应所述逻辑区域的逻辑控制芯片结构和第一连线焊盘，及对应所述射频区域的射频芯片结构及第二连线焊盘；
[0029]以及，位于所述衬底基板背离所述芯片结构一侧的封装线路层，所述封装线路层通过过孔与所述第一连线焊盘和所述第二连线焊盘相连通。
[0030]可选的，所述系统级芯片还包括位于所述芯片结构背离所述衬底基板一侧的键合支撑基板。
[0031]可选的，所述第一连线焊盘和所述第二连线焊盘为钨金属焊盘。
[0032]相较于现有技术，本专利技术提供的技术方案至少具有以下优点：
[0033]本专利技术提供了一种系统级芯片及其制作方法，包括：衬底基板，所述衬底基板划分为多晶硅衬底和单晶硅衬底；位于所述衬底基板一侧表面的埋氧层，所述埋氧层划分为对应所述多晶硅衬底的射频区域和对应所述单晶硅衬底的逻辑区域；位于所述埋氧层背离所述衬底基板一侧形成芯片结构，所述芯片结构包括对应所述逻辑区域的逻辑控制芯片结构和第一连线焊盘，及对应所述射频区域的射频芯片结构及第二连线焊盘；以及，位于所述衬底基板背离所述芯片结构一侧的封装线路层，所述封装线路层通过过孔与所述第一连线焊盘和所述第二连线焊盘相连通。
[0034]由上述内容可知，本专利技术提供的技术方案，通过衬底基板的多晶硅衬底实现高阻率衬底，及通过衬底基板的单晶硅衬底实现低阻率衬底；进而能够通过高阻率的多晶硅衬底支持射频芯片结构的功能，及通过低阻率的单晶硅衬底支持逻辑控制芯片结构的功能，达到在系统级芯片中实现逻辑控制芯片结构和射频芯片结构兼容的目的。
附图说明
[0035]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0036]图1为本专利技术实施例一提供的一种系统级芯片的制作方法的流程图；
[0037]图2a
‑
图2f为图1中各步骤相应的结构示意图；
[0038]图3为本专利技术实施例二提供的一种系统级芯片的制作方法的流程图。
具体实施方式
[0039]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0040]正如
技术介绍
所述，RF(Radio Frequency，射频)
‑
SOI(Silicon on Insulator，绝缘体上硅)已经牢牢把控4G手机射频开关市场；RF
‑
SOI技术目前已经成为4G手机开关类RF应用的主流技术，其市占率已经超过95％。FD
‑
SOI是全耗尽型绝缘衬底上硅技术，同传统基于体硅或者Fin
‑
FET相比具有灵活可调的背偏压可以极大得提高芯片性能，其在体硅中引入了超薄的埋氧层作为绝缘层，具有功耗低、速度本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种系统级芯片的制作方法，其特征在于，包括：提供单晶硅衬底；在所述单晶硅衬底上形成埋氧层，所述埋氧层划分为逻辑区域和射频区域；在所述埋氧层背离所述单晶硅衬底一侧形成芯片结构，所述芯片结构包括对应所述逻辑区域的逻辑控制芯片结构和第一连线焊盘，及对应所述射频区域的射频芯片结构及第二连线焊盘；去除所述单晶硅衬底对应所述射频区域的部分形成镂空区；在所述埋氧层朝向所述单晶硅衬底一侧，形成位于所述镂空区处的多晶硅衬底；在所述单晶硅衬底及所述多晶硅衬底背离所述芯片结构一侧形成封装线路层，所述封装线路层通过过孔与所述第一连线焊盘和所述第二连线焊盘相连通。2.根据权利要求1所述的系统级芯片的制作方法，其特征在于，在形成所述芯片结构后且形成所述镂空区前，还包括：在所述芯片结构背离所述单晶硅衬底一侧形成键合支撑基板。3.根据权利要求1所述的系统级芯片的制作方法，其特征在于，所述第一连线焊盘和所述第二连线焊盘为钨金属焊盘。4.一种系统级芯片的制作方法，其特征在于，包括：提供多晶硅衬底；在所述多晶硅衬底上形成埋氧层，所述埋氧层划分为逻辑区域和射频区域；在所述埋氧层背离所述多晶硅衬底一侧形成芯片结构，所述芯片结构包括对应所述逻辑区域的逻辑控制芯片结构和第一连线焊盘，及对应所述射频区域的射频芯片结构及第二连线焊盘；去除所述多晶硅衬底对应所述逻辑区域的部分形成镂空区；在所述埋氧层朝向所述...

【专利技术属性】
技术研发人员：高峰，叶甜春，朱纪军，李彬鸿，罗军，赵杰，王云，
申请(专利权)人：澳芯集成电路技术广东有限公司，
类型：发明
国别省市：