【技术实现步骤摘要】
本专利技术涉及半导体，特别涉及一种半导体封装方法、封装线路结构及半导体封装结构。
技术介绍
1、在现有的半导体封装工艺中，由于材料及工艺的限制，封装线路加工得到的线路宽度及线路间距一般都只能做到微米级，普遍在5μm～50μm的加工能力。如此，在封装线路加工时需要更大的工艺面积，并且每一层线路也将做得更厚。因此，如何实现纳米级的封装线路加工，是更先进封装工艺的追求和努力方向。
技术实现思路
1、本专利技术的目的在于提供一种半导体封装方法、封装线路结构及半导体封装结构，以实现纳米级的封装线路加工。
2、为了达到上述目的，本专利技术提供了一种半导体封装方法，所述半导体封装方法包括：
3、提供半导体晶圆，通过刻蚀工艺在所述半导体晶圆中形成沟槽；
4、填充所述沟槽以在所述沟槽中形成导电柱；
5、在所述半导体晶圆的第一表面形成再布线层，所述再布线层与所述导电柱电性连接；
6、在所述半导体晶圆的第二表面形成导电结构以形成线路晶圆，所述导电结构与所述导电柱电性连接；
7、分割所述线路晶圆以得到至少一个线路裸片；以及，
8、在所述线路裸片的第一表面形成第一扇出结构，所述第一扇出结构与所述再布线层电性连接；和/或，在所述线路裸片的第二表面形成第二扇出结构，所述第二扇出结构与所述导电结构电性连接。
9、可选的，在所述的半导体封装方法中，所述第一扇出结构包括第一扇出引线，在所述线路裸片的第一表面形成第一扇出结构
10、或者，所述第一扇出结构包括第一扇出引线以及与所述第一扇出引线电性连接的第一扇出引脚，在所述线路裸片的第一表面形成第一扇出结构包括：形成第一塑封层，所述第一塑封层覆盖所述线路裸片的第二表面以及所述线路裸片的侧面；在所述再布线层上形成所述第一扇出引线，所述第一扇出引线与所述再布线层电性连接；在所述第一扇出引线上形成第一间隔层，所述第一间隔层暴露出部分所述第一扇出引线；以及，在所述第一间隔层中形成所述第一扇出引脚，所述第一扇出引脚与所述第一扇出引线电性连接。
11、可选的，在所述的半导体封装方法中，所述第二扇出结构包括第二扇出引线，在所述线路裸片的第二表面形成第二扇出结构包括：在所述第一塑封层中形成开口以暴露出所述导电结构；在所述第一塑封层上形成所述第二扇出引线，所述第二扇出引线通过所述开口与所述导电结构电性连接；以及，在所述第二扇出引线上形成第二间隔层，所述第二间隔层暴露出部分所述第二扇出引线；
12、或者，所述第二扇出结构包括第二扇出引线以及与所述第二扇出引线电性连接的第二扇出引脚，在所述线路裸片的第二表面形成第二扇出结构包括：在所述第一塑封层中形成开口以暴露出所述导电结构；在所述第一塑封层上形成所述第二扇出引线，所述第二扇出引线通过所述开口与所述导电结构电性连接；在所述第二扇出引线上形成第二间隔层，所述第二间隔层暴露出部分所述第二扇出引线；以及，在所述第二间隔层中形成所述第二扇出引脚，所述第二扇出引脚与所述第二扇出引线电性连接。
13、可选的，在所述的半导体封装方法中，所述半导体晶圆仅包括半导体衬底；或者，所述半导体晶圆包括半导体衬底以及形成于所述半导体衬底上的半导体器件。
14、可选的，在所述的半导体封装方法中，在所述线路裸片的第一表面形成第一扇出结构，所述第一扇出结构与所述再布线层电性连接；和，在所述线路裸片的第二表面形成第二扇出结构，所述第二扇出结构与所述导电结构电性连接，所述半导体封装方法还包括：
15、在所述第一扇出结构和所述第二扇出结构中的一者上焊接功能芯片；
16、形成第二塑封层，所述第二塑封层覆盖所述功能芯片；以及，
17、在所述第一扇出结构和所述第二扇出结构中的另一者上形成焊接结构。
18、可选的，在所述的半导体封装方法中，在所述线路裸片的第一表面形成第一扇出结构，所述第一扇出结构与所述再布线层电性连接；和，在所述线路裸片的第二表面形成第二扇出结构，所述第二扇出结构与所述导电结构电性连接，所述半导体封装方法还包括：
19、提供第一功能芯片，所述第一功能芯片的第一表面和侧面覆盖有第二塑封层；
20、通过压膜工艺将所述第二塑封层与所述第一扇出结构和所述第二扇出结构中的一者贴合在一起；
21、在所述第一功能芯片的第二表面形成再布线结构，所述再布线结构电连接所述第一功能芯片以及所述第一扇出结构和所述第二扇出结构中的一者；
22、在所述第一扇出结构和所述第二扇出结构中的另一者上焊接第二功能芯片和/或半导体元件；
23、形成第三塑封层，所述第三塑封层覆盖所述第二功能芯片和/或半导体元件；以及，
24、在所述再布线结构上形成焊接结构。
25、本专利技术还提供一种半导体封装结构，所述封装线路结构包括：
26、线路裸片，所述线路裸片包括：半导体基底；形成于所述半导体基底中的导电柱；形成于所述半导体基底的第一表面上的再布线层，所述再布线层与所述导电柱电性连接；形成于所述半导体基底的第二表面上的导电结构，所述导电结构与所述导电柱电性连接；以及，
27、形成于所述再布线层上的第一扇出结构，所述第一扇出结构与所述再布线层电性连接；和/或，形成于所述导电结构上的第二扇出结构，所述第二扇出结构与所述导电结构电性连接；
28、其中，所述再布线层的线宽为100nm～800nm，所述第一扇出结构和/或所述第二扇出结构的线宽大于3μm。
29、可选的，在所述的半导体封装结构中，所述封装线路结构还包括第一塑封层，所述第一塑封层覆盖所述线路裸片的第二表面以及所述线路裸片的侧面。
30、可选的，在所述的半导体封装结构中，所述第一扇出结构仅包括第一扇出引线，或者，所述第一扇出结构包括第一扇出引线以及与所述第一扇出引线电性连接的第一扇出引脚；所述第二扇出结构仅包括第二扇出引线，或者，所述第二扇出结构包括第二扇出引线以及与所述第二扇出引线电性连接的第二扇出引脚。
31、可选的，在所述的半导体封装结构中，所述半导体基底仅包括半导体衬底；或者，所述半导体基底包括半导体衬底以及形成于所述半导体衬底上的半导体器件。
32、本专利技术还提供一种半导体封装结构，所述半导体封装结构包括：
33、如上所述的封装线路结构，所述封装线路结构包括第一扇出结构和第二扇出结构；
34、功能芯片，所述功能芯片焊接在所述第一扇出结构和所述第二扇出结构中的一者上；
35、第二塑封层，所述第二塑封层覆盖所述功能芯片；以及，
36、形成于所述第一扇出本文档来自技高网...
【技术保护点】
1.一种半导体封装方法，其特征在于，所述半导体封装方法包括：
2.如权利要求1所述的半导体封装方法，其特征在于，所述第一扇出结构包括第一扇出引线，在所述线路裸片的第一表面形成第一扇出结构包括：形成第一塑封层，所述第一塑封层覆盖所述线路裸片的第二表面以及所述线路裸片的侧面；在所述再布线层上形成所述第一扇出引线，所述第一扇出引线与所述再布线层电性连接；以及，在所述第一扇出引线上形成第一间隔层，所述第一间隔层暴露出部分所述第一扇出引线；
3.如权利要求2所述的半导体封装方法，其特征在于，所述第二扇出结构包括第二扇出引线，在所述线路裸片的第二表面形成第二扇出结构包括：在所述第一塑封层中形成开口以暴露出所述导电结构；在所述第一塑封层上形成所述第二扇出引线，所述第二扇出引线通过所述开口与所述导电结构电性连接；以及，在所述第二扇出引线上形成第二间隔层，所述第二间隔层暴露出部分所述第二扇出引线；
4.如权利要求1所述的半导体封装方法，其特征在于，所述半导体晶圆仅包括半导体衬底；或者，所述半导体晶圆包括半导体衬底以及形成于所述半导体衬底上的半导体器件。
<...【技术特征摘要】
1.一种半导体封装方法，其特征在于，所述半导体封装方法包括：
2.如权利要求1所述的半导体封装方法，其特征在于，所述第一扇出结构包括第一扇出引线，在所述线路裸片的第一表面形成第一扇出结构包括：形成第一塑封层，所述第一塑封层覆盖所述线路裸片的第二表面以及所述线路裸片的侧面；在所述再布线层上形成所述第一扇出引线，所述第一扇出引线与所述再布线层电性连接；以及，在所述第一扇出引线上形成第一间隔层，所述第一间隔层暴露出部分所述第一扇出引线；
3.如权利要求2所述的半导体封装方法，其特征在于，所述第二扇出结构包括第二扇出引线，在所述线路裸片的第二表面形成第二扇出结构包括：在所述第一塑封层中形成开口以暴露出所述导电结构；在所述第一塑封层上形成所述第二扇出引线，所述第二扇出引线通过所述开口与所述导电结构电性连接；以及，在所述第二扇出引线上形成第二间隔层，所述第二间隔层暴露出部分所述第二扇出引线；
4.如权利要求1所述的半导体封装方法，其特征在于，所述半导体晶圆仅包括半导体衬底；或者，所述半导体晶圆包括半导体衬底以及形成于所述半导体衬底上的半导体器件。
5.如权利要求1～4中任一项所述的半导体封装方法，其特征在于，在所述线路裸片的第一表面形成第一扇出结构，所述第一扇出结构与所述再布线层电性连接；和，在所述线路裸片的第二表面形成第二扇出结构，所...
【专利技术属性】
技术研发人员：霍炎，周文武，
申请(专利权)人：矽磐微电子重庆有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。