半导体封装方法、封装线路结构及半导体封装结构技术

本发明专利技术提供了一种半导体封装方法、封装线路结构及半导体封装结构，通过刻蚀工艺在半导体晶圆中形成沟槽并通过填充所述沟槽得到导电柱，接着，在所述半导体晶圆的第一表面和第二表面分别形成电连接所述导电柱的再布线层以及导电结构，至此都是采用晶圆级制程工艺，由此，使得封装线路中的关键结构，即所述导电柱、再布线层和导电结构的线宽能够做得非常细，达到纳米级，从而实现了纳米级的封装线路加工。进一步的，通过采用嵌入式互连的方式进行封装布线，制备的封装线路结构中的线路更加密集，其集成度更高，尺寸及厚度也更小更薄，相应形成的半导体封装结构也具有更高的集成度以及更加轻薄化、小型化。

【技术实现步骤摘要】

本专利技术涉及半导体，特别涉及一种半导体封装方法、封装线路结构及半导体封装结构。

技术介绍

1、在现有的半导体封装工艺中，由于材料及工艺的限制，封装线路加工得到的线路宽度及线路间距一般都只能做到微米级，普遍在5μm～50μm的加工能力。如此，在封装线路加工时需要更大的工艺面积，并且每一层线路也将做得更厚。因此，如何实现纳米级的封装线路加工，是更先进封装工艺的追求和努力方向。

技术实现思路

1、本专利技术的目的在于提供一种半导体封装方法、封装线路结构及半导体封装结构，以实现纳米级的封装线路加工。

2、为了达到上述目的，本专利技术提供了一种半导体封装方法，所述半导体封装方法包括：

3、提供半导体晶圆，通过刻蚀工艺在所述半导体晶圆中形成沟槽；

4、填充所述沟槽以在所述沟槽中形成导电柱；

5、在所述半导体晶圆的第一表面形成再布线层，所述再布线层与所述导电柱电性连接；

6、在所述半导体晶圆的第二表面形成导电结构以形成线路晶圆，所述导电结构与所述导电柱电性连接；本文档来自技高网...

【技术保护点】

1.一种半导体封装方法，其特征在于，所述半导体封装方法包括：

2.如权利要求1所述的半导体封装方法，其特征在于，所述第一扇出结构包括第一扇出引线，在所述线路裸片的第一表面形成第一扇出结构包括：形成第一塑封层，所述第一塑封层覆盖所述线路裸片的第二表面以及所述线路裸片的侧面；在所述再布线层上形成所述第一扇出引线，所述第一扇出引线与所述再布线层电性连接；以及，在所述第一扇出引线上形成第一间隔层，所述第一间隔层暴露出部分所述第一扇出引线；

3.如权利要求2所述的半导体封装方法，其特征在于，所述第二扇出结构包括第二扇出引线，在所述线路裸片的第二表面形成第二扇出结构包括：在所...

【技术特征摘要】

1.一种半导体封装方法，其特征在于，所述半导体封装方法包括：

2.如权利要求1所述的半导体封装方法，其特征在于，所述第一扇出结构包括第一扇出引线，在所述线路裸片的第一表面形成第一扇出结构包括：形成第一塑封层，所述第一塑封层覆盖所述线路裸片的第二表面以及所述线路裸片的侧面；在所述再布线层上形成所述第一扇出引线，所述第一扇出引线与所述再布线层电性连接；以及，在所述第一扇出引线上形成第一间隔层，所述第一间隔层暴露出部分所述第一扇出引线；

3.如权利要求2所述的半导体封装方法，其特征在于，所述第二扇出结构包括第二扇出引线，在所述线路裸片的第二表面形成第二扇出结构包括：在所述第一塑封层中形成开口以暴露出所述导电结构；在所述第一塑封层上形成所述第二扇出引线，所述第二扇出引线通过所述开口与所述导电结构电性连接；以及，在所述第二扇出引线上形成第二间隔层，所述第二间隔层暴露出部分所述第二扇出引线；

4.如权利要求1所述的半导体封装方法，其特征在于，所述半导体晶圆仅包括半导体衬底；或者，所述半导体晶圆包括半导体衬底以及形成于所述半导体衬底上的半导体器件。

5.如权利要求1～4中任一项所述的半导体封装方法，其特征在于，在所述线路裸片的第一表面形成第一扇出结构，所述第一扇出结构与所述再布线层电性连接；和，在所述线路裸片的第二表面形成第二扇出结构，所...

【专利技术属性】
技术研发人员：霍炎，周文武，
申请(专利权)人：矽磐微电子重庆有限公司，
类型：发明
国别省市：